集成電路設計報告精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的集成電路設計報告主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：集成電路設計報告范文

在非微電子專業(yè)如計算機、通信、信號處理、自動化、機械等專業(yè)開設集成電路設計技術相關課程，一方面，這些專業(yè)的學生有電子電路基礎知識，又有自己本專業(yè)的知識，可以從本專業(yè)的系統(tǒng)角度來理解和設計集成電路芯片，非常適合進行各種應用的集成電路芯片設計階段的工作，這些專業(yè)也是目前芯片設計需求最旺盛的領域；另一方面，對于這些專業(yè)學生的應用特點，不宜也不可能開設微電子專業(yè)的所有課程，也不宜將集成電路設計階段的許多技術（如低功耗設計、可測性設計等）開設為單獨課程，而是要將相應課程整合，開設一到二門集成電路設計的綜合課程，使學生既能夠掌握集成電路設計基本技術流程，也能夠了解集成電路設計方面更深層的技術和發(fā)展趨勢。因此，在課程的具體設置上，應該把握以下原則。理論講授與實踐操作并重集成電路設計技術是一門實踐性非常強的課程。隨著電子信息技術的飛速發(fā)展，采用EDA工具進行電路輔助設計，已經成為集成電路芯片主流的設計方法。因此，在理解電路和芯片設計的基本原理和流程的基礎上，了解和掌握相關設計工具，是掌握集成電路設計技術的重要環(huán)節(jié)。技能培訓與前瞻理論皆有在課程的內容設置中，既要有使學生掌握集成電路芯片設計能力和技術的講授和實踐，又有對集成電路芯片設計新技術和更高層技術的介紹。這樣通過本門課程的學習，一方面，學員掌握了一項實實在在有用的技術；另一方面，學員了解了該項技術的更深和更新的知識，有利于在碩、博士階段或者在工作崗位上，對集成電路芯片設計技術的繼續(xù)研究和學習?；A理論和技術流程隔離由于是針對非微電子專業(yè)開設的課程，因此在課程講授中不涉及電路設計的一些原理性知識，如半導體物理及器件、集成電路的工藝原理等，而是將主要精力放在集成電路芯片的設計與實現(xiàn)技術上，這樣非微電子專業(yè)的學生能夠很容易入門，提高其學習興趣和熱情。

2非微電子專業(yè)集成電路設計課程實踐

根據(jù)以上原則，信息工程大學根據(jù)具體實際，在計算機、通信、信號處理、密碼等相關專業(yè)開設集成電路芯片設計技術課程，根據(jù)近兩年的教學情況來看，取得良好的效果。該課程的主要特點如下。優(yōu)化的理論授課內容1）集成電路芯片設計概論：介紹IC設計的基本概念、IC設計的關鍵技術、IC技術的發(fā)展和趨勢等內容。使學員對IC設計技術有一個大概而全面的了解，了解IC設計技術的發(fā)展歷程及基本情況，理解IC設計技術的基本概念；了解IC設計發(fā)展趨勢和新技術，包括軟硬件協(xié)同設計技術、IC低功耗設計技術、IC可重用設計技術等。2）IC產業(yè)鏈及設計流程：介紹集成電路產業(yè)的歷史變革、目前形成的“四業(yè)分工”，以及數(shù)字IC設計流程等內容。使學員了解集成電路產業(yè)的變革和分工，了解設計、制造、封裝、測試等環(huán)節(jié)的一些基本情況，了解數(shù)字IC的整個設計流程，包括代碼編寫與仿真、邏輯綜合與布局布線、時序驗證與物理驗證及芯片面積優(yōu)化、時鐘樹綜合、掃描鏈插入等內容。3）RTL硬件描述語言基礎：主要講授Verilog硬件描述語言的基本語法、描述方式、設計方法等內容。使學員能夠初步掌握使用硬件描述語言進行數(shù)字邏輯電路設計的基本語法，了解大型電路芯片的基本設計規(guī)則和設計方法，并通過設計實踐學習和鞏固硬件電路代碼編寫和調試能力。4）系統(tǒng)集成設計基礎：主要講授更高層次的集成電路芯片如片上系統(tǒng)（SoC）、片上網(wǎng)絡（NoC）的基本概念和集成設計方法。使學員初步了解大規(guī)模系統(tǒng)級芯片架構設計的基礎方法及主要片內嵌入式處理器核。

豐富的實踐操作內容1）Verilog代碼設計實踐：學習通過課下編碼、上機調試等方式，初步掌握使用Verilog硬件描述語言進行基本數(shù)字邏輯電路設計的能力，并通過給定的IP核或代碼模塊的集成，掌握大型芯片電路的集成設計能力。2）IC前端設計基礎實踐：依托Synopsys公司數(shù)字集成電路前端設計平臺DesignCompiler，使學員通過上機演練，初步掌握使用DesignCompiler進行集成電路前端設計的流程和方法，主要包括RTL綜合、時序約束、時序優(yōu)化、可測性設計等內容。3）IC后端設計基礎實踐：依托Synopsys公司數(shù)字集成電路后端設計平臺ICCompiler，使學員通過上機演練，初步掌握使用ICCompiler進行集成電路后端設計的流程和方法，主要包括后端設計準備、版圖規(guī)劃與電源規(guī)劃、物理綜合與全局優(yōu)化、時鐘樹綜合、布線操作、物理驗證與最終優(yōu)化等內容。靈活的考核評價機制1）IC設計基本知識筆試：通過閉卷考試的方式，考查學員隊IC設計的一些基本知識，如基本概念、基本設計流程、簡單的代碼編寫等。2）IC設計上機實踐操作：通過上機操作的形式，給定一個具體并相對簡單的芯片設計代碼，要求學員使用Synopsys公司數(shù)字集成電路設計前后端平臺，完成整個芯片的前后端設計和驗證流程。3）IC設計相關領域報告：通過撰寫報告的形式，要求學員查閱IC設計領域的相關技術文獻，包括該領域的前沿研究技術、設計流程中相關技術點的深入研究、集成電路設計領域的發(fā)展歷程和趨勢等，撰寫相應的專題報告。

3結語

第2篇：集成電路設計報告范文

為滿足集成電路方面教學和科研的需要，同濟大學電子科學與技術系以985三期實驗室建設、教育部修購計劃兩項經費所購置的設備為主體，充分整合利用本系目前已有的設備，完成了一個覆蓋完整的集成電路設計平臺的構建。依托同濟大學第8期實驗教改項目的支持，電子科學與技術系在平臺的應用方面進行了有益的探索：針對本科生實驗教學完成了集成電路設計系列實驗課程開設；在集成電路相關科研項目中進行了實際應用，為科研工作提供了良好的支撐。

【關鍵詞】

集成電路；設計平臺；實驗教學；科研

進入21世紀之后，集成電路在我國相關產業(yè)及教育領域的重要性日益凸顯。2000年6月，國務院了綱領性文件《鼓勵軟件產業(yè)和集成電路產業(yè)發(fā)展的若干政策》（國發(fā)2000〔18號〕）[1]，明確了集成電路作為國家戰(zhàn)略性新興產業(yè)的地位。在其后的國家中長期科技發(fā)展規(guī)劃等文件中，均將集成電路列為重要的發(fā)展方向，自此我國集成電路產業(yè)進入了蓬勃發(fā)展的時期。產業(yè)的快速發(fā)展必然需要科技和教育的配合?；诖嗽?，國務院科教領導小組批準實施國家科技重大專項—集成電路與軟件重大專項，其后教育部、科技部決定在國內有相對優(yōu)勢的高等院校建立國家集成電路人才培養(yǎng)基地，分別于2003年、2004年及2009年分3批批準和支持20所高校進行人才培養(yǎng)基地的建設工作。筆者所在的同濟大學為第2批建設的6所高校之一。

同濟大學電子科學與技術系成立于2002年，歷史較短，在集成電路方面的基礎較為薄弱。但自成立之初便將集成電路設計列為最重要的教學與科研方向之一，參考國際知名高校以及國內兄弟院校的先進經驗[2-4]，在課程設置等人才培養(yǎng)環(huán)節(jié)進行了積極的探索[5]。但是，集成電路設計強調工程設計實踐，如果缺乏相應的設計平臺，僅以理論知識為主，會導致培養(yǎng)出的學生與產業(yè)需求契合度不高。這也是諸多高校在集成電路設計的實驗設置及實踐環(huán)節(jié)進行教學改革和積極探索的原因[6-7]。我系也意識到亟須加強實踐環(huán)節(jié)的相關建設?；谝陨显颍覀兂浞掷?85三期實驗室建設、教育部修購計劃兩項經費的支持，在集成電路設計平臺的構建方面進行了積極的嘗試。

1建設方案與建設過程

1.1平臺建設的基礎依托985二期實驗室建設、教育部修購計劃兩項經費為我系的教學改革提供了非常有力的支持，根據(jù)各個學科方向的統(tǒng)籌規(guī)劃，分配約150萬元用于集成電路及與系統(tǒng)設計相關的設備購置。購置的設備見表1、表2。除以上兩部分設備之外，本系已經部分購置了與集成電路設計相關的設備，如Dell服務器、SUN工作站、各類測試與信號發(fā)生設備等。因此，我系已經初步具備了建設一個覆蓋半導體器件制備與分析、集成電路設計與測試、系統(tǒng)級設計驗證完整流程的專業(yè)實驗與設計平臺的基礎條件。

1.2總體構想與平臺規(guī)劃基于上述基礎硬件設備，我系在有限的場地資源中安排了專門的場地作為半導體器件與集成電路設計專業(yè)實驗室，以支持集成電路設計平臺的建設。將擬建設的半導體與集成電路設計專業(yè)實驗室劃分為4個功能區(qū)：服務器與中央控制區(qū)、集成電路設計區(qū)、集成電路分析與測試區(qū)、系統(tǒng)級設計與驗證區(qū)?？傮w的規(guī)劃如圖1所示，功能與設備支撐概述如下。（1）服務器與中央控制區(qū)。主要空間用于放置3個機柜、承載兩個機架式服務器（HP、Dell）、存儲陣列（SAS15000RPM接口、初始配置7.2TB）、一個臥式服務器（超微）以及UPS電源、萬兆交換機等供電和網(wǎng)絡配件。需注意該部分噪聲較大，故應與實驗室其他功能區(qū)隔離。提供VPN、遠程配置以及各類必要的服務，配置完整的EDA工具系統(tǒng)，覆蓋集成電路設計全流程。（2）集成電路設計區(qū)。20個左右的工位，主要為HP工作站。具備兩類工作方式：作為終端登錄服務器系統(tǒng)使用；在服務器系統(tǒng)不能提供支持時獨立使用。除工作站之外，配備2～3個文件柜、工具柜。（3）集成電路分析與測試區(qū)。主要功能為集成電路（晶圓、裸片、封裝后芯片）的分析、測試。分析與測試系統(tǒng)以兩套手動探針測試臺（包括基座、卡盤、ADV顯微鏡）、超長焦金相顯微鏡（超長工作距離，2000倍放大）、4套微米級精確位移系統(tǒng)（包括探針、針臂、針座、線纜與接口）為主，并配備2臺臺式計算機以及信號發(fā)生器、穩(wěn)壓電源、邏輯分析儀1臺、示波器1臺，用作信號發(fā)生與記錄、信號與圖像采集功能。配備兩個實驗工具柜。（4）系統(tǒng)級設計與驗證區(qū)。6個工位，配備2～3臺計算機?？紤]到面積有限，而該區(qū)功能較多，以多功能復用的方式設置工位的功能。該區(qū)的功能包括：①板級電路設計與測試。主要支撐設備為必要的計算機系統(tǒng)（軟、硬件）。多臺邏輯分析儀、示波器、信號發(fā)生器、萬用表、穩(wěn)壓電源、必要的電子元器件及焊接設備等。②基于FPGA的系統(tǒng)設計。主要支撐設備為計算機系統(tǒng)（軟、硬件）、4套Virtex-5FPGA系統(tǒng)。③嵌入式系統(tǒng)設計。主要支撐設備為計算機系統(tǒng)、3套VeriSOC-ARM9開發(fā)平臺、多套PSoC開發(fā)套件、多套ARM開發(fā)套件、微控制器開發(fā)套件等。④集成電路系統(tǒng)級驗證。與板級電路與測試共用各類設備。

1.3軟硬件系統(tǒng)與設計流程構建基于新購買的存儲陣列（NetApp）、服務器（DL380G7）、交換機（CISCO），并整合本系統(tǒng)原有的兩臺服務器（一臺Dell機架式、一臺超微立式），構成一個EDA開發(fā)服務系統(tǒng)。系統(tǒng)構建方面，我們進行了基于傳統(tǒng)的EDA開發(fā)環(huán)境架構，以及基于虛擬化系統(tǒng)進行構建的兩種嘗試。存儲結構上基于存儲陣列，提供足夠安全的冗余備份與保護。系統(tǒng)具備負載均衡功能。最終構建的系統(tǒng)可直接支持同一實驗室內20臺以上HP工作站的同時接入，并提供遠程登錄支持；以及通過同濟大學校園網(wǎng)，提供外網(wǎng)的VPN接入支持。在硬件系統(tǒng)的基礎上，我們安裝配置了完善的EDA工具鏈，以提供覆蓋全流程的集成電路設計支持。

2教學與科研應用

前述所構建的集成電路設計平臺僅是基礎的軟硬件系統(tǒng)，如果要在實際的教學和科研工作中進行使用，尚需進行相關的課程大綱規(guī)劃、實驗方案設計以及實際的芯片設計檢驗。通過同濟大學第8期實驗教學改革項目的支持，我們在這些方面開展了一定的工作，主要包括以下兩個方面。

2.1教學應用完成了實驗方案內容建設，構建形成了一套覆蓋集成電路設計全流程的實驗方案，并兼顧半導體器件、集成電路測試；設計的系列實驗應用于新開設的“集成電路設計實驗”課程中，以豐富和擴展該門課程的實驗內容，提高學生的學習積極性。該課程每周4學時，已經完成2013、2014兩個學年的實驗教學工作。具體的實驗內容包括反相器實驗（電路原理圖輸入、電路仿真、版圖設計、版圖設計規(guī)則檢查及一致性檢查、后仿真）、一位全加器系列試驗、基本模擬電路單元設計實驗、綜合定制設計實驗、硬件描述語言設計與驗證實驗（選做）、自動綜合與布局布線設計實驗（選做）。構建的軟硬件平臺，除用于集成電路設計實驗課之外，亦用于電子系“半導體器件物理”“半導體工藝原理”等多門課程的實驗環(huán)節(jié)，以及本科生畢業(yè)設計中。與現(xiàn)有的本科生各類創(chuàng)新活動相結合，為該類活動的人員選拔與培養(yǎng)、培訓起到了一定的輔助作用。

2.2科研應用集成電路設計平臺除用于相關的實驗教學任務之外，亦可為相關的科研工作提供良好的支撐。在該平臺所定義的開發(fā)環(huán)境及設計流程上，我們完成了兩款65納米工藝超大規(guī)模集成電路芯片的設計工作，其中一款已經返回，并進行了較為完整的測試，功能及性能均符合預期，芯片如圖2、圖3所示。這些設計很好地確證了該平臺的完整性和可靠性。

【參考文獻】

[1]國務院．國務院關于印發(fā)鼓勵軟件產業(yè)和集成電路產業(yè)發(fā)展若干政策的通知[EB/OL]．2006-6．

[2]葉紅．美國高校電子工程類專業(yè)本科培養(yǎng)方案淺析[J]．高等理科教育，2007（6）：64-67．

[3]于歆杰，王樹民，陸文娟．麻省理工學院教育教學考察報告（二）—培養(yǎng)方案與課程設置篇[J]．電氣電子教學學報．2004（5）：1-5．

[4]Bulletinforundergraduateeducation[EB/OL]．

[5]羅勝欽，王遵彤，萬國春，等．電子科學與技術專業(yè)培養(yǎng)方案初探[J]．電氣電子教學學報．2009（31）：89-91．

[6]張立軍，羊箭鋒，孫燃．CMOS集成電路設計教學及實驗改革[J]．電氣電子教學學報．2012，34（1）：105-107．

第3篇：集成電路設計報告范文

【關鍵詞】集成電路設計 工業(yè)化教學模式 研究與實踐

一、集成電路設計業(yè)背景

集成電路（Integrated Circuit，IC）是指將很多微電子器件電路集成在芯片上的一種高級微電子器件。通常使用硅為基礎材料，在上面通過擴散或滲透技術形成N型半導體和P型半導體及PN結。20世紀中期，半導體設備可實現(xiàn)真空管功能的實驗發(fā)現(xiàn)，以及半導體制造技術的進步，使得集成電路成為可能。第一個集成電路雛形是由杰克?基爾比于1958年完成的。僅僅在其開發(fā)后半個世紀，集成電路變得無處不在，電腦、手機和其他數(shù)字電器成為現(xiàn)代社會結構不可缺少的一部分。

二、Linux/Unix背景

UNIX操作系統(tǒng)（UNIX）是美國AT&T公司1971年在PDP-11上開發(fā)的操作系統(tǒng)，具有多用戶、多任務的特點，支持多種處理器架構。Linux操作系統(tǒng)（Linux），是一系列類Unix計算機操作系統(tǒng)的統(tǒng)稱。Linux操作系統(tǒng)是自由軟件和開放源代碼發(fā)展中最著名的例子。

在集成電路設計產業(yè)中，有著簡明清晰的權限控制、高穩(wěn)定性、高性能、可大規(guī)模并行以及有著深厚開發(fā)工具基礎的Linux/Unix操作系統(tǒng)被廣泛地使用。這就意味著，掌握Linux/Unix操作系統(tǒng)的使用是集成電路設計工程師必需的基本技能。為了滿足工業(yè)界的需求以及培養(yǎng)合格的工程碩士，數(shù)字集成電路與系統(tǒng)集成專業(yè)設置了工業(yè)Linux/Unix課程以培訓相關技能。

工業(yè)Linux/Unix課程則主要針對集成電路設計工業(yè)界的需求，對未來的集成電路工程師進行必要的職業(yè)技能培訓，使其能在進入工業(yè)界后迅速地熟悉相應的開發(fā)平臺并在該平臺上發(fā)揮其集成電路設計專業(yè)的知識與技能。該課程有著以下特點：

（一）針對性強。本課程的教學目標非常明確：使得學生們通過該課程的學習能夠掌握工業(yè)生產流程中最有可能遇到的部分知識與技能，擁有很強的針對性。

（二）注重培養(yǎng)實際操作能力。本課程的目標是培養(yǎng)可進行實際生產開發(fā)的集成電路設計工程師，滿足工業(yè)界的需求，而不是為研究院所提供科研人才，實際的操作能力是本課程的重點所在。

三、工業(yè)化教學模式

為滿足該課程的教學目標，建議對工業(yè)化產業(yè)化的教學模式在該課程教學中實施2.以下幾個方面的措施：

（一）課程結構原子化。針對該課程知識點眾多針對性強的特點，重新梳理課程結構、整理課程體系。將課程內容按照工業(yè)界開發(fā)流程分割排列為若干相對獨立又相互聯(lián)系的單元。即仿真以下情景：一組從未接觸過Linux/Unix操作系統(tǒng)的工程師被要求在該操作系統(tǒng)進行開發(fā)，同時項目開發(fā)與時間進度均有著相應的要求，那么他們應該如何學習，何時以及如何在學習階段和開發(fā)階段相互切換，才能以最優(yōu)解完成任務。

（二）講練結合。針對該課程注重實際操作能力的特點，該課程一半以上的課時設置為實驗課；并在時間上與講授課程結合，講完一個單元隨即練習一個單元。既能及時鞏固講授課程內容，又能及時發(fā)現(xiàn)不足。比如在版本控制工具subversion講授課后，安排學生上機以小組形式使用該工具進行開發(fā)。通過不同組員同時更改同一源代碼文件后自動報告有需要解決的更新沖突這一虛擬場景，使得學生能充分體會到使用版本控制工具的優(yōu)勢和好處，進而自發(fā)地進行練習希望能夠掌握并使用該工具來完成自己最終的課程設計。

（三）產品代替實驗。在實驗課中，以逐步完成一個實際產品為最終目標，有機結合不同單元的教學內容。拋棄了以往的給出實驗內容列表，學生們按部就班走流程的實驗模式。實驗課沒有硬性要求，但最終需要提交完整的產品作為實驗成果。同時，在實驗課最后會提出若干思考問題，鼓勵創(chuàng)新，引導學生完成額外的功能以完善自己的產品。如前面所述的makefile實驗中，鼓勵學生改進優(yōu)化原有示例，不同的學生就會提出不同的解決方案，改良的方式各有側重，有的傾向與代碼的簡潔性，有的傾向于功能的完整性，有的則傾向于用戶體驗的舒適性。這樣不但鍛煉了學生的自學能力，同時還培養(yǎng)了其跳出書本、主動思考的創(chuàng)新精神。

（四）工程代替考試。課程終期設置從實際工業(yè)環(huán)境中抽象出來的實際工程來作為對學生水平的考核。給予學生的課程設計指導文檔相當于工業(yè)界的客戶需求文檔。學生需要靈活應用課程中學到的內容、模仿實驗課中使用的流程進行自主開發(fā)，完成能夠滿足需求書上描述功能的產品，提交包括最終產品、源代碼、用戶手冊、設計手冊、測試計劃書以及工程開發(fā)進度記錄等一系列成果。并在最后課上通過產品展示的方式向全班同學“推銷”其產品，而其他同學則通過客戶角度給予該產品評價。通過前期的產品測試、撰寫用戶手冊、設計推銷手段等流程給予成果自評，并通過其他學生的反饋得到客戶評價，從而使得學生能更深刻地認識到自己產品的優(yōu)點與缺點，進而在設計與實現(xiàn)的流程中掌握課程中所要求的知識與技能。

筆者認為，研究生階段的教學工作一定要傾向于研究性教學或工程性教學。這兩種教學和之前階段的高等教育最大的不同就在于開放性、可擴展性的教學，引導學生的自學意識和創(chuàng)新精神是非常必要的。通過在集成電路專業(yè)實用Linux/Unix教學中研究并實踐工業(yè)化的教學模式，并觀察總結學生的反饋，該教學模式非常適用并且效果優(yōu)秀。該教學模式不但能夠顯著提高學生對所學知識和技能的關注度與投入度，而且還能培養(yǎng)其自學能力、創(chuàng)新精神、活學活用的能力等潛在能力，是工程型課程教學中不可多得的優(yōu)秀教學模式。

參考文獻：

第4篇：集成電路設計報告范文

關鍵詞：集成電路版圖CAD；實踐教學；課程實驗；課程設計

Research on practice teaching mode of computer aided design of IC layout course

Shi Min， Zhang Zhenjuan， Huang Jing， Zhu Youhua， Zhang Wei

Nantong University， Nantong， 226019， China

Abstract： In this paper， the practice teaching mode of Computer Aided Design of IC layout course is discussed. According to one trunk line and two related course experiments mode， the experiment contents and methods were designed and implemented. Meanwhile， other efforts including emphasis of extracurricular scientific competition and reform of course practicum， were adopted to pay attention to the cultivation of comprehensive ability for students. The practice teaching mode proved that better teaching effect have been obtained.

Key words： Computer Aided Design of IC layout； practice teaching mode； course experiments； practicum

目前，高速發(fā)展的集成電路產業(yè)使IC設計人才炙手可熱，而集成電路版圖CAD技術是IC設計人才必須具備的重要技能之一。集成電路版圖CAD課程是我校電子科學與技術專業(yè)和集成電路設計與集成系統(tǒng)專業(yè)重要的專業(yè)主干課，開設在大三第二學期，并列入我校第一批重點課程建設項目。本課程的實踐教學是教學活動的重要組成部分，它是對理論教學的驗證、補充和拓展，具有較強的直觀性和操作性，旨在培養(yǎng)學生的實踐動手能力、組織管理能力、創(chuàng)新能力和服務社會能力。結合幾年來的教學實踐，筆者從本課程實驗、課程設計、課外科技競賽等實踐環(huán)節(jié)的設計工具、教學內容設計、教學方法和教學手段、師資隊伍建設以及考核管理等方面進行總結。探討本課程實踐教學模式可加強學生應用理論知識解決實際問題的能力，提升就業(yè)競爭力，對他們成為IC設計人才具有十分重要的意義。

1 版圖設計工具

集成電路CAD技術貫穿于集成電路整個產業(yè)鏈（設計、制造、封裝和測試），集成電路版圖設計環(huán)節(jié)同樣離不開CAD工具支持。目前業(yè)內主流版圖設計工具有Cadence公司的Virtuoso，Mentor Graphics公司的IC Flow，Springsoft公司的Laker_L3，Tanner Research公司的L_Edit和北京華大九天公司的Aether等。這些版圖設計工具的使用流程大同小異，但在自動化程度、驗證規(guī)模、驗證速度等方面有所差異，在售價方面，國外版圖設計工具貴得驚人，不過近年來這些公司相繼推出大學銷售計劃，降低了版圖設計工具的價格。高校選擇哪種版圖設計工具進行教學，則視條件而定。我校電子信息學院有2個省級實驗教學示范中心和1個省部共建實驗室，利用這些經費，我們購買了部分業(yè)內一流的EDA工具進行教學和科研。目前，我校版圖設計工具有北京華大九天公司的Aether和Springsoft公司的Laker_L3。

2 兩種相輔相成的實驗教學模式

我校集成電路版圖CAD課程共48學時（理論講授24學時、實驗24學時），實驗環(huán)節(jié)是本課程教學的重要部分，在有限的實驗教學時間內既要完成教學內容，又要培養(yǎng)學生創(chuàng)新能力，需要對實驗教學模式進行改革和創(chuàng)新。本課程實驗教學的目的與要求：與理論教學相銜接，熟練使用版圖設計工具，學會基本元器件、基本數(shù)字門電路、基本模擬單元的版圖設計，為本課程后續(xù)的課程設計環(huán)節(jié)做準備。緊緊圍繞“一個規(guī)則（版圖幾何設計規(guī)則）、兩個流程（版圖編輯流程和驗證流程）、四個問題”這條主線設計實驗內容[1，2]。要解決的4個問題分別是：（1）版圖設計前需要做哪些準備工作？（2）如何理解一個元器件（晶體管、電阻、電容、電感）的版圖含義[3，4]？（3）如何修改版圖中的幾何設計規(guī)則檢查錯誤？（4）如何修改版圖和電路圖一致性錯誤？表1為本課程實驗內容、對應學時及對應知識點。筆者設計了兩種相輔相成的實驗教學模式：系統(tǒng)化實驗教學模式和實例化實驗教學模式。系統(tǒng)化實驗教學從有系統(tǒng)的、完整的角度出發(fā)設計了實驗教學內容，如設計實驗3（數(shù)字基本門電路版圖閱讀）時，安排了5學時，采用3種版圖閱讀方式：讀現(xiàn)有版圖庫中的單元電路版圖、顯微鏡下讀版圖和讀已解剖的芯片版圖照片。針對同一內容，采用不同形式，彼此類比，加深印象，既有實物，又有動手操作，增強了直觀性和感性認識。又如設計實驗5（模擬單元MOS差分對管版圖設計）時，安排了5學時，從器件匹配的重要性入手，給出MOS差分對管的電路圖，講解具體器件的形狀、方向、連接對匹配的影響，特別是工藝過程引入器件的失配和誤差，對MOS差分對管的3種版圖分布形式（管子方向不對稱形式、垂直對稱水平柵極形式、垂直對稱垂直柵極形式）進行逐一分析，指出支路電流大小對金屬線的寬度要求，對較大尺寸的對管，采用“同心布局”結構。實例化實驗教學先提出目標實例，圍繞該實例，設計具體步驟，教師先示范，學生再模仿，如設計實驗7（集成無源器件版圖設計）時，由于集成電阻、電容和電感種類很多，不能面面俱到，要求只對多晶硅電阻、平板多晶硅電容和金屬多匝螺旋形電感等常用元件進行版圖分析和設計。課堂實驗的內容和課時是有限的，為此我們設置了課外實驗項目，感興趣的學生選取一些實驗項目自己完成，指導教師定期檢查。學院開放了EDA實驗中心（2007年該中心被遴選為省級實驗教學示范中心建設點，2009年12月通過省級驗收），學生對本課程很感興趣，課外使用EDA實驗室進行自主實驗相當踴躍。通過上述的實驗教學方法，特別是課外實驗項目的訓練，學生分析問題、解決問題的能力和科研素養(yǎng)得到了提高。

表1 課程實驗內容、對應學時及對應知識點

表1（續(xù)）

4 基于0.6μmCMOS工藝的數(shù)字門電路版圖設計 5 理解上華華潤0.6 μm硅柵CMOS幾何設計規(guī)則；學會CMOS反相器、傳輸門、與非、或非等基本門電路版圖設計；DRC檢查。

5 基于0.6 μmCMOS工藝的MOS差分對管版圖設計 4 MOS差分對管版圖設計，包括匹配原則、同心布局等，DRC檢查。

6 版圖電路圖一致性檢查 3 掌握LVS流程、LVS錯誤修改。

7 集成無源器件版圖設計 3 多晶硅電阻、平板多晶硅電容和金屬多匝螺旋形電感等常用元件版圖設計。

3 改革課程設計環(huán)節(jié)

課程設計是本課程培養(yǎng)學生工程應用能力的綜合性實踐教學環(huán)節(jié)，時間2周，集中指導，提前1個月發(fā)給學生任務書和指導書，每個班配備2名指導教師，注重過程控制。筆者在教學內容、考核等方面進行了改革和創(chuàng)新：在教學內容設計上，給出了必做題和選做題，在選做題中要求每位學生完成數(shù)字電路版圖1題和模擬電路版圖1題，具體題目由抽簽決定，做到1人1題，避免學生抄襲?？己顺煽冇烧n程設計成果（占50%）、小論文（占30%）、答辯（占20%）三方面綜合給出。以往的課程設計報告改為撰寫科技小論文，包括中英文題目、中英文摘要及關鍵詞、引言、電路原理與分析、版圖設計過程、分析與討論、結束語和參考文獻，讓學生學習如何撰寫科技論文。精選優(yōu)質小論文放在本課程網(wǎng)上學習資料庫里，供學生相互傳閱和學習。課程設計答辯具體要求參照畢業(yè)設計（論文）答辯要求，包括準備PPT講稿、講解5分鐘、指導教師點評等過程，每位學生至少需要10分鐘時間。學生對課程設計答辯反映相當好，鍛煉了語言組織和口頭表達能力，而且相互間可以直接交流和學習。我們還挑選課程設計成績優(yōu)秀的學生參加校內集成電路版圖設計大賽。雖然課程設計的改革和實踐需要教師付出很多精力和時間，但我們無怨無悔，學生的認可和進步是我們最大的收獲。

4 精心指導學生參加課外科技競賽

目前我校學生參加的集成電路版圖設計競賽有校級版圖設計大賽以及行業(yè)協(xié)會和企業(yè)組織的版圖設計競賽等。由校教務處主辦，電子信息學院承辦的南通大學版圖設計大賽是校級三大電子設計競賽之一，每年8月底舉行，邀請集成電路設計公司一線設計人員和半導體協(xié)會專業(yè)人士擔任評委，增加了競賽的專業(yè)性和公正性，目前已經舉辦了6屆，反響不錯。從校級版圖設計大賽獲獎者中挑選一部分學生參加行業(yè)協(xié)會和企業(yè)組織的版圖設計競賽，如蘇州半導體協(xié)會主辦的集成電路版圖設計技能競賽、北京華大九天公司主辦的“華大九天杯”集成電路設計大賽，其中“華大九天杯”集成電路設計大賽將挑選優(yōu)秀獲獎學生參加華潤上華的免費流片，學生經歷從電路設計、版圖設計及驗證、流片到測試各個環(huán)節(jié)，提高了綜合訓練能力。

5 加強師資隊伍建設

要提高課程實踐環(huán)節(jié)的教學質量，關鍵是指導教師要思想素質好，專業(yè)理論知識強，科研水平高，因此我們著力建立一支年齡結構、職稱合理的實踐教學隊伍。目前很多年輕教師是從校園走向校園，畢業(yè)后直接上崗指導學習實踐，缺少工程實踐經歷和經驗。為了提高教師自身的業(yè)務水平，加強對年輕教師的培養(yǎng)，近十年來，我院每年暑假舉行集成電路CAD技術實踐培訓班，由經驗豐富的教學、科研一線教師主講；不定期地邀請一流IC設計公司一線設計人員來院開設講座；同時挑選年輕骨干教師到一流IC設計公司學習和實踐，時間至少半年以上；現(xiàn)已聘請IC設計公司一線設計人員6人為兼職教師，指導課程設計和畢業(yè)設計。集成電路CAD技術日新月異，課程實踐環(huán)節(jié)師資隊伍建設必須與時俱進。

6 結束語

我校電子科學與技術專業(yè)、集成電路設計與集成系統(tǒng)專業(yè)2012年被評為省重點建設專業(yè)，也是江蘇省首批培養(yǎng)卓越工程師的專業(yè)。集成電路版圖設計是這兩個專業(yè)卓越工程師培養(yǎng)計劃的重要內容之一，總結和探討集成電路版圖CAD課程實踐教學意義重大，今后我們要繼續(xù)推進該課程實踐環(huán)節(jié)的建設與改革，不斷探索，為我國集成電路設計人才的培養(yǎng)而努力奮斗。

參考文獻

[1] 施敏，孫玲，景為平.淺談“集成電路版圖CAD”課程建設[J].中國集成電路，2007（12）：59-62.

[2] 施敏，徐晨.基于九天EDA系統(tǒng)的集成電路版圖設計[J].南通工學院學報：自然科學版，2004，3（4）：101-103.

第5篇：集成電路設計報告范文

關鍵詞：ASIC；設計流程；數(shù)字集成電路

中圖分類號：TN742 文獻標識碼：A 文章編號：1674-7712 (2012) 16-0028-02

進入21世紀以后，通信技術的發(fā)展與人民生活需求的不斷增長，導致集成電路的需求出現(xiàn)井噴式的增長。集成電路分為專用集成電路和通用集成電路。相比通用集成電路，專用集成電路面向特定用戶，品種多，批量少，需求設計和生產周期短，同時功耗更低，重量更輕，體積更小，性能更好，成本更低等優(yōu)點。因此涌現(xiàn)出來一大批數(shù)字集成電路（簡稱ASIC）設計公司。其中，北京的微電子集成產業(yè)園和上海的張江微電子園集中了國內很多的芯片設計（簡稱IC設計）公司和國外頂尖IC設計公司駐中國研發(fā)部。而專用集成電路是現(xiàn)在集成電路設計的研究熱點。包含有數(shù)字集成電路（簡稱ASIC）設計、模擬ASIC設計、數(shù)?；旌螦SIC設計、射頻ASIC設計等類型。本論文研究集成電路中最為廣泛的數(shù)字ASIC設計。ASIC設計過程總共分為5個階段，分別為：項目策劃、總體設計、詳細設計與可測性設計、時序驗證與版圖設計、流片與整理。這5個階段以文檔的遞交作為完成階段性完成任務的分界點。本論文也將以此5個階段為主線進行研究和討論。

一、項目策劃

在集成電路設計的第一個階段是項目策劃。這就需要開發(fā)團隊在正式進入是實質性研發(fā)階段之前，需要對該產品潛在的市場需求進行調研。根據(jù)調研的結果，做出可行性報告。將此可行性報告提交市場和研發(fā)部門進行論證，討論該產品研發(fā)的正確性與否。如果可行，則寫項目任務書，用以給出明確的產品性能的大致說明，項目進度、研發(fā)周期管理等的。

二、總體設計

第二階段是總體設計?？傮w設計階段的主要任務是：認真分析市場的需求，確定設計對象以及設計目標。在原先第一階段給出的項目任務書的基礎上，進一步充實芯片的功能確定，內外部性能的要求，芯片驗收的參數(shù)指標。同時要積極組織各方面的人員論證各種實現(xiàn)可行的系統(tǒng)實現(xiàn)方案，選擇最佳的實現(xiàn)方案，敲定最終的系統(tǒng)實現(xiàn)方案，以及加工工程，工藝水平。在系統(tǒng)實現(xiàn)方案完成之后，需要是使用仿真軟件進行系統(tǒng)設計，并進行仿真，進行可行性驗證。通過仿真結果，來初步估計產品的最終性能。這一階段所做的工作，最終以系統(tǒng)規(guī)范化說明書為任務完成的標準。在系統(tǒng)規(guī)范化說明書中，主要包含有晶片面積的估計；．產品研發(fā)預算估計；初始的產品系統(tǒng)結構設計；風險分析；設立產品的目標、可行性和里程碑；設計路線和開發(fā)工具的選定。其中需要指出的是進行系統(tǒng)設計以及系統(tǒng)仿真的可行性分析。可行性分析是第二階段最重要的一個環(huán)節(jié)，它是對該項目的利潤模型、開發(fā)周期和風險性的分析。一方面，該ASIC開發(fā)項目的最終產品是替代目前的一個成功產品，則成本降低與功能增強是項目最突出的任務。另一方面，該ASIC開發(fā)項目旨在開辟新的市場或者替代目前尚未成功的產品，研發(fā)時間將是項目中首先關心的文圖。由于項目的研發(fā)策略會對整個項目的結構設計、開發(fā)等產生巨大的影響，項目規(guī)劃者需要根據(jù)項目的具體情況在正式研發(fā)階段開始之前對項目的這些驅動因素進行歸納分析，以制定項目的研發(fā)策略。

三、詳細設計與可測性設計

數(shù)字研發(fā)流程走到此，如果前面的任務全部走完，那么研發(fā)將進入實質性的開發(fā)階段。這一個過程又拆分為如下的模塊：

（一）頂層模塊劃分

頂層設計是一個富有創(chuàng)造性的階段，在這個階段，要定義產品的頂層架構。許多經典的工程折中問題都需要在這個階段做出決定。產品的開銷、設計的開銷、產品上市時間、資源需求和風險之間的對比也是頂層結構設計過程中的一部分。這個階段中的創(chuàng)造性思維對于產品的成功有著極大的影響。創(chuàng)造性可以體現(xiàn)在產品的創(chuàng)意、頂層架構設計創(chuàng)意和設計流程的創(chuàng)意等方面。這個階段的工作主要由少數(shù)具有結構設計和系統(tǒng)設計才能的高級工程師參與。這一階段的具體任務是：討論幾個頂層結構備選項；分析這幾個頂層結構選項——需要考慮技術靈活性、資源需求及開發(fā)周期等；完成頂層結構設計說明；確定關鍵的模塊(如果需要，這些模塊可以盡早開始)；確定需要使用的第三方IP模塊；選擇開發(fā)組成員；確定新的工具；確定開發(fā)路線/流程；討論風險；預估硅片面積、輸入輸出引腳、開銷和功耗等。這個階段需要遞交的文檔則是這個階段需要遞交的文檔：結構設計文檔與ASIC開發(fā)計劃文檔。在結構設計文檔中，設計者需要清楚地描述電路板、軟件和ASIC的劃分。通常ASIC作為系統(tǒng)中的一個重要部分，它的功能需要在頂層結構設計說明中詳細的描述。ASIC開發(fā)計劃：這個計劃必須經過項目管理人員的驗收通過。同時，還需要完成設計線路描述文檔。這個文檔要再次定義項目開發(fā)中所需要的工具、技術和方法。

（二）模塊級詳細設計

模塊級詳細設計，顧名思義，則是將頂層結構合理地劃分成一些更小的模塊。各個小設計模塊間需認真細致的合理劃分。劃分著需要確定功能功能，模塊與模塊之間的聯(lián)系等等。為了明了給對方展示劃分結果，ASIC的層次化結構一般以圖示方式表示。

本階段的任務分別為：將頂層架構分解成更小的模塊；定義模塊的功能和接口；回顧上一階段完成的初始項目開發(fā)計劃和頂層結構設計文檔；風險進一步分析；開發(fā)規(guī)范(代碼編寫風格，開發(fā)環(huán)境的目錄結構）；檢查芯片設計規(guī)則(晶片溫度，封裝，引腳，供電等)；還需要做的工作是重新估計芯片的門數(shù)。本階段輸出的則是各個模塊的設計文檔，以及準確的項目研發(fā)計劃。同時，從該階段開始，需要設計人員將ASIC的生產商必須確定下來。項目管理者必須與ASIC生產商建立例會制度，在這些例會中需要討論ASIC的結構和設計路線。因為ASIC生產商有他們的一套生產流程和他們自己的技術特點，設計也需要遵循他們的設計規(guī)則。以免設計走不必要的彎路，耽誤設計進度。

（三）模塊實現(xiàn)

模塊設計階段，則是以文檔引導設計。主要任務為：模塊及設計、編碼、測試和綜合；芯片級的測試環(huán)境設計、編碼和測試；給出一個更準確的芯片面積估計。在這個階段，編碼的測試一般使用VCS或者是modelsim軟件。代碼綜合使用的綜合器包括Synopsys公司的DesignCompiler或者SynplifyPro，Candence公司的BuilderGates等。這個階段輸出所有的模塊設計、代碼和模塊織的測試；初始的模塊級綜合；最終決定的芯片引腳。

（四）系統(tǒng)仿真，綜合和版圖設計前門級仿真階段

該階段的主要任務是：撰寫系統(tǒng)測試文檔；編寫測試偽代碼；進行RTL（硬件描述語言）級與門級仿真；記錄跟蹤問題的解決過程，如可能，使用錯誤自動報告系統(tǒng)進行錯誤的反饋和修改；檢查芯片設計是否滿足設計規(guī)范；開始撰寫芯片的使用指南；自行編寫綜合腳本，進行設計綜合(這個時候就需要掌握TCL腳本的簡單寫法)；依據(jù)芯片特性，大致畫出芯片內模塊擺放的方法成功地完成第這個階段輸出的條目如下：驗收過的系統(tǒng)仿真；所有的RTL級仿真和門級仿真完成及測試報告；綜合后的網(wǎng)表。

四、時序驗證和版圖設計

ASIC設計的第四部分是時序驗證和版圖設計。這個階段是通過時序分析來指導版圖設計。主要的流程如圖1所示。

這個階段需要多次進行預布局布線，從整個電路中提取出所有時序路徑并計算信號沿在路徑上的延遲傳播，進而找出違背時序約束的錯誤(主要是SetupTime和HoldTime)，這些信息添加進入下一輪布局布線方案，盡最大可能的合理布局布線，通過一次次的仿真確定最終的版圖信息，并將最終版布局布線之后的版圖進行后仿真。這些工作進行完畢以后需要輸出物理設計與設計驗證兩個文檔。物理設計(PhysicalDesign)是VLSI設計中最消耗時間的一步.他的工作是將電路設計中的每一個元器件（包括電阻、電容、晶體管、電感等）以及這些元器件之間的連線轉換成集成電路制造所需要的版圖信。而在版圖設

計完成以后，非常重要的一步工作是版圖驗證。版圖驗證主要包括有設計規(guī)則檢查(DRC)，版圖的電路提取(NE)，電學規(guī)則檢查(ERC)和寄生參數(shù)提取(PE)。對版圖進行布局與布線不僅不要豐富的專業(yè)知識，同時更需要很多模擬電子以及布線的經驗。布局布線使用的工具一般為SocEncounter。SOCEncounter采用層次化設計功能將芯片分割成多個小塊，以便單獨進行設計，再重新進行組裝。SOCEncounter首先讀入RTL或門級網(wǎng)表，并快速構建可準確代表最終芯片（包括時序、布線、芯片大小，功耗和信號完整性）的芯片“虛擬原型”。通過使用物理虛擬原型功能，設計師可以快速驗證物理可行性并在邏輯上進行必要更改。在布局布線的時候，需要首先指定IO，電源和地的布置，制定平面布置、插入時鐘樹等工作之后，才可以進行開始使用工具進行自動的布局布線。最后得到的布局布線的結果仍然需要手工調整，才可以得到合理的設計版圖。

五、流片與整理階段

數(shù)字集成電路設計的最后階段為流片與整理階段。在完成版圖設計之后的仿真和綜合之后，網(wǎng)表被送去生產。生產簽字文檔將作為設計者和生產廠商之間的ASIC生產簽字的根據(jù)。這個文檔清楚地描述了網(wǎng)表的版本號、ASIC生產商所需要的測試向量、質量意向和商業(yè)上的問題等。簽字之前，ASIC生產廠商需要仔細檢查設計者提供的網(wǎng)表文件、版圖設計結果和測試向量。通常ASIC生產廠商要求測試向量在簽字之前是經過仿真的，這是一個比較長的過程。在樣片返回設計公司以后，仍然需要測試芯片；用錯誤報告數(shù)據(jù)庫跟蹤測試中出現(xiàn)的錯誤；分析失敗的測試例；對ASIC中出現(xiàn)的錯誤進行定位；針對ASIC中出現(xiàn)的錯誤，確定在網(wǎng)表中的改動；評估芯片的工作電壓范圍和溫度范圍(環(huán)境測試)；進行與其他已有產品的互通性測試。確保生產的集成電路達到最初規(guī)定的性能與設計指標。

綜上所述，由于底層工藝技術的不斷變化，以及新工具廠商的出現(xiàn)，ASIC設計流程會出現(xiàn)一些流程上的調整，這個流程也不是一層不變。本論文所講述的是現(xiàn)在各個IC設計公司通用的設計流程。

參考文獻：

[1]我國數(shù)字頻率合成芯片獲突破性進展. /news_show.asp.

第6篇：集成電路設計報告范文

現(xiàn)將《國家稅務總局關于企業(yè)所得稅減免稅管理問題的通知》（國稅發(fā)〔*〕111號）轉發(fā)給你們，對實行備案管理的企業(yè)所得稅減免優(yōu)惠項目的范圍、方式，省國稅局、省地稅局補充如下意見，請一并遵照執(zhí)行。

一、實行簡易備案管理的企業(yè)所得稅減免優(yōu)惠項目

實行簡易備案管理的企業(yè)所得稅減免優(yōu)惠項目，由納稅人在匯算清繳結束前（包括預繳期）按下述規(guī)定報送相應的資料，稅務機關受理后，納稅人即可享受該企業(yè)所得稅減免優(yōu)惠。

1．國債利息收入（《中華人民共和國企業(yè)所得稅法》（以下簡稱企業(yè)所得稅法）第二十六條第一款）

報備資料：企業(yè)所得稅減免優(yōu)惠備案表，（國稅部門使用的格式見附件一、地稅部門使用的格式見附件二，下同）。

2．符合條件的居民企業(yè)之間的股息、紅利等權益性投資收益（企業(yè)所得稅法第二十六條第二款）

報備資料：企業(yè)所得稅減免優(yōu)惠備案表。

3．符合條件的非營利組織的收入（企業(yè)所得稅法第二十六條第四款）

報備資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）加蓋公章的登記設立證書復印件；

（3）有權單位出具的非營利組織的認定證明。

4．投資者從證券投資基金分配中取得的收入（《財政部、國家稅務總局關于企業(yè)所得稅若干優(yōu)惠政策的通知》（以下簡稱財稅〔*〕1號）第二點第二款）

報備資料：企業(yè)所得稅減免優(yōu)惠備案表。

5．軟件生產企業(yè)和集成電路設計企業(yè)實行增值稅即征即退政策所退還的稅款（財稅〔*〕1號第一點第一款、第六款）

報備資料：企業(yè)所得稅減免優(yōu)惠備案表。

6．國家需要重點扶持的高新技術企業(yè)（企業(yè)所得稅法第二十八條第二款）

報備資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）加蓋企業(yè)公章的高新技術企業(yè)認定證書復印件。

7．規(guī)劃布局內的重點軟件生產企業(yè)或集成電路設計企業(yè)（財稅〔*〕1號第一點第三、第六款）

報備資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）有權部門公布的國家規(guī)劃布局內的重點軟件企業(yè)或集成電路設計企業(yè)名單文件或證明復印件。

8．其他

報送資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）其他

二、實行備案登記管理的企業(yè)所得稅減免優(yōu)惠項目

實行備案登記管理的企業(yè)所得稅減免優(yōu)惠項目，由納稅人按下述規(guī)定報送相應的資料，向主管稅務機關提出備案申請，主管稅務機關在7個工作日內完成登記備案工作，并告知納稅人執(zhí)行。具體包括預繳期可開始享受和只在匯算清繳期享受的減免優(yōu)惠兩種情形：

（一）預繳期可享受企業(yè)所得稅減免優(yōu)惠的項目

納稅人享受預繳期登記備案的企業(yè)所得稅減免優(yōu)惠項目，可在預繳期間向主管稅務機關提交下述規(guī)定的預繳期報備資料，主管稅務機關受理后，納稅人即可在預繳企業(yè)所得稅時享受該企業(yè)所得稅減免優(yōu)惠；年度匯算清繳期，納稅人享受下列第1至第8點減免優(yōu)惠項目的，應按下述規(guī)定提交匯算清繳期補充報備資料報主管稅務機關備案，稅務機關接到納稅人備案申請后，在7個工作日內完成登記備案工作，并告知納稅人執(zhí)行。納稅人在預繳期享受上述減免優(yōu)惠項目的，應單獨核算預繳期可減免的金額，否則應在匯算清繳期進行備案后享受該項減免優(yōu)惠。

1．從事農、林、牧、漁業(yè)項目的所得（企業(yè)所得稅法第二十七條第一款）

預繳期報備資料：企業(yè)所得稅減免優(yōu)惠備案表。

匯算清繳期補充報備資料：農、林、牧、漁業(yè)項目或農產品初加工的說明及核算情況表（附件三、附件四）。

2．從事國家重點扶持的公共基礎設施項目投資經營的所得（企業(yè)所得稅法第二十七條第二款）

預繳期報備資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）有權部門核準從事公共基礎設施項目的核準文件；

（3）項目取得第一筆生產經營收入的原始憑證、記賬憑證、明細賬等復印件。

匯算清繳期補充報備資料：國家重點扶持的公共基礎設施項目投資經營情況及核算情況表（附件五）。

3．從事符合條件的環(huán)境保護、節(jié)能節(jié)水項目的所得（企業(yè)所得稅法第二十七條第三款）

預繳期報備資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）項目取得第一筆生產經營收入的原始憑證、記賬憑證、明細賬等復印件；

匯算清繳期補充報備資料：環(huán)境保護、節(jié)能節(jié)水項目情況及核算情況表（附件六）。

4．符合條件的技術轉讓所得（企業(yè)所得稅法第二十七條第四款）

預繳期報備資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）加蓋企業(yè)公章的技術轉讓合同復印件。

匯算清繳期補充報備資料：取得技術轉讓所得的情況及核算情況說明（附件七）。

5．企業(yè)綜合利用資源（企業(yè)所得稅法第三十三條）

預繳期報備資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）《資源綜合利用認定證書》復印件（*年取得省經貿委頒布證書的企業(yè)在*年度申報時提供）。

匯算清繳期補充報備資料：資源綜合利用情況及核算情況說明表（附件八）。

6．軟件生產企業(yè)或集成電路設計（生產）企業(yè)（財稅〔*〕1號第一點第二、第六、第八、第九款）

預繳期報備資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）有權部門頒發(fā)的軟件企業(yè)證書（名單）或集成電路設計企業(yè)證書及年審證明復印件。

匯算清繳期補充報備資料：軟件生產或集成電路設計企業(yè)獲利年度及核算情況表（附件九）。

7．經濟特區(qū)新設立高新技術企業(yè)（國發(fā)〔*〕40號）

預繳期報備資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）加蓋企業(yè)公章的高新技術企業(yè)認定證書復印件。

匯算清繳期補充報備資料：經濟特區(qū)新設立高新技術企業(yè)稅收減免情況表（附件十）。

8．證券投資基金及證券投資基金管理人（財稅〔*〕1號第二點第一、三款）

預繳期報備資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表。

（2）加蓋企業(yè)公章的證監(jiān)會批準文件復印件。

匯算清繳期補充報備資料：證券投資基金免稅收入情況及核算情況表（附件十一）。

9．民族自治地方企業(yè)（企業(yè)所得稅法第二十九條）

預繳期報備資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）省級人民政府的批準文件。

10．其他

預繳期報備資料:

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）其他

（二）匯算清繳期享受的申請備案登記管理的企業(yè)所得稅優(yōu)惠項目

納稅人享受匯算清繳期登記備案的企業(yè)所得稅減免優(yōu)惠項目，應在匯算清繳間向主管稅務機關提交下述規(guī)定的資料，主管稅務機關在7個工作日內完成登記備案工作，并告知納稅人執(zhí)行。

1．符合條件的小型微利企業(yè)（企業(yè)所得稅法第二十八條第一款）

（國稅部門仍執(zhí)行廣東省國家稅務局《關于小型微利企業(yè)實行備案管理的通知》（粵國稅發(fā)〔*]〕149號）及相關文件）

匯算清繳期報備資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）小型微利企業(yè)情況表（附件十二）。

2．開發(fā)新技術、新產品、新工藝發(fā)生的研究開發(fā)費用（企業(yè)所得稅法第三十條第一款）

匯算清繳期報備資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）自主、委托、合作研究開發(fā)項目計劃書和研究開發(fā)費預算；

（3）自主、委托、合作研究開發(fā)專門機構或項目組的編制情況和專業(yè)人員名單；

（4）自主、委托、合作研究開發(fā)項目當年研究開發(fā)費用發(fā)生情況歸集表（附件十三）；

（5）企業(yè)總經理辦公會或董事會關于自主、委托、合作研究開發(fā)項目立項的決議文件；

（6）委托、合作研究開發(fā)項目的合同或協(xié)議；

（7）納稅人研究開發(fā)項目的效用、研究成果報告等相關情況及核算情況說明；

（8）《企業(yè)研究開發(fā)項目審查表》（*年已通過科技或經貿部門初審的企業(yè)在*年度申報時報送）；

（9）無形資產成本核算說明（僅適用開發(fā)新技術、新產品、新工藝發(fā)生的研究開發(fā)費用形成無形資產情形）。

3．安置殘疾人員及國家鼓勵安置的其他就業(yè)人員所支付的工資（企業(yè)所得稅法第三十條第二款）

匯算清繳期報備資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）在職殘疾人員或國家鼓勵安置的其他就業(yè)人員工資表；

（3）為殘疾職工或國家鼓勵安置的其他就業(yè)人員購買社保的資料；

（4）殘疾人員證明或國家鼓勵安置的其他就業(yè)人員的身份證明復印件；

（5）加蓋企業(yè)公章的納稅人與殘疾人或國家鼓勵安置的其他就業(yè)人員簽訂的勞動合同或服務協(xié)議（復印件）。

4.創(chuàng)業(yè)投資企業(yè)（企業(yè)所得稅法第三十一條）

匯算清繳期報備資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）有權部門確定其為創(chuàng)業(yè)投資企業(yè)的證明資料；

（3）創(chuàng)業(yè)投資企業(yè)的章程；

（4）被投資的中小高新技術企業(yè)基本情況、章程及高新技術企業(yè)認定證書復印件；

（5）向中小高新技術企業(yè)投資合同的復印件及投資資金驗資證明等相關材料。

5.固定資產、無形資產加速折舊或攤銷（企業(yè)所得稅法第三十二條、財稅〔*〕1號第一點第五、第七款）

匯算清繳期報備資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）固定資產、無形資產加速折舊或攤銷情況表（附件十四）。

6.企業(yè)購置專用設備稅額抵免（企業(yè)所得稅法第三十四條）

匯算清繳期報備資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）購置的環(huán)境保護、節(jié)能節(jié)水、安全生產等專用設備情況表（附件十五、附件十六、附件十七）；

（3）加蓋企業(yè)公章的所購置相關設備的支付憑證、發(fā)票、合同等資料復印件；

（4）購置設備所需資金來源說明和相關的原始憑證、記賬憑證、明細賬等復印件。

7．其他

匯繳期備案資料：

（1）企業(yè)所得稅減免優(yōu)惠備案表；

（2）其他

三、減免優(yōu)惠期限超過一年的，納稅人可在首次享受該項優(yōu)惠的年度一次性提交《企業(yè)所得稅減免優(yōu)惠備案表》，但本通知規(guī)定應在匯算清繳期補充報備資料的，納稅人應于每年年度匯算清繳期結束前提交。納稅人減免優(yōu)惠的條件發(fā)生變化，已不符合稅收減免優(yōu)惠條件的，應在發(fā)生變化之日起十五個工作日內向主管稅務機關報告，主管稅務機關受理后認為不符合減免優(yōu)惠條件的，應停止納稅人享受該項稅收優(yōu)惠，并告知納稅人。

第7篇：集成電路設計報告范文

大唐電信科技產業(yè)集團秉承“創(chuàng)新溝通未來”的主題，以5G未來移動通信技術領銜，向全球參觀者分享無線移動通信、集成電路和“互聯(lián)網(wǎng)+”等領域的最新產品和解決方案，展示大唐電信集團卓越的創(chuàng)新能力和為推動高品質的信息生活所做的積極努力。

5G智聯(lián)世界 加速融合創(chuàng)新

在本屆展會中，大唐電信集團將與業(yè)界伙伴共同分享4G建設的成功經驗，見證4.5G的平滑演進，探討5G的商用落地。

2016年3月，大唐電信集團旗下大唐移動了《4.5G無線技術演進發(fā)展規(guī)劃書》，重點闡述了4.5G階段的關鍵技術、網(wǎng)絡架構演進、融合演進的測試情況以及商用部署進度。在本次展會期間，大唐電信集團將4.5G從規(guī)劃書搬到現(xiàn)實生活中，圍繞“創(chuàng)新技術對用戶感知的提升”、“網(wǎng)絡架構演進”、“融合組網(wǎng)”以及“場景拓展應用”等話題，對4.5G實施部署進行生動的演示。大唐電信集團針對業(yè)界關心的4G深度覆蓋問題，將展示全方位立體深度覆蓋綜合解決方案，而在提升用戶感知方面，將展示大唐對載波聚合技術、3D MIMO技術、VoLTE高清語音通話以及面向5G的MEC敏捷業(yè)務服務所做的深入研究。

4G方興未艾、5G悄然而至。大唐自2011年便啟動了5G技術預研，深入研究5G需求及關鍵技術。目前，5G關鍵技術路線正在快速收斂，基于多年來在TDD技術研發(fā)領域的積累，大唐已在大規(guī)模天線、非正交多址接入、超密集組網(wǎng)、低時延高可靠等技術方向中取得重要技術突破，處于國際領先水平。

在此次展會中，大唐電信集團將展示5G最新研究成果――業(yè)界首款且陣元規(guī)模數(shù)量最大的256天線陣列?；诖丝畲笠?guī)模天線，大唐已實現(xiàn)了20流數(shù)據(jù)的并行傳輸，小區(qū)峰值速率超過4Gbps，相比于4G，能夠實現(xiàn)5-10倍頻譜效率的提升。在未來的5G系統(tǒng)中，大規(guī)模天線技術將會在廣闊服務區(qū)域的宏覆蓋場景、高層建筑的覆蓋場景，以及室內外熱點區(qū)域的覆蓋、大容量無線傳輸?shù)幕貍麈溌分邪缪葜匾慕巧?/p>

在非正交多址接入技術方面，大唐從2008年開始便率先介入了研究，2014年，在業(yè)內第一次正式命名了PDMA（Pattern Division Multiple Access，圖樣分割多址接入）技術。在IMT-2020推進組中，大唐主導了PDMA的專題研究，提交了多份文稿，并被成功納入ITU面向5G的新技術趨勢報告中。

大唐還聯(lián)手運營商對PDMA技術進行了演示，該技術不僅能夠提升移動寬帶應用的頻譜效率和系統(tǒng)容量，還可以顯著提升物聯(lián)網(wǎng)應用的連接數(shù)，使用戶接入數(shù)量提升3倍以上。在未來對一些特殊性能指標有嚴格的場景中，比如汽車自動駕駛、工業(yè)控制等，PDMA技術不可或缺。

除了核心技術的突破，大唐在5G應用場景方面也有了突出進展，尤其是在車聯(lián)網(wǎng)領域。大唐是國內率先提出利用LTE-V技術作為支持未來汽車智能化、網(wǎng)聯(lián)化關鍵技術的廠商。大唐的車聯(lián)網(wǎng)技術可提供車車、車路協(xié)同通信解決方案，在提升車輛行駛主動安全方面有獨特優(yōu)勢。未來，大唐會持續(xù)加速推進V2X產業(yè)化進程，參與國內V2X示范建設工作，聯(lián)合產業(yè)鏈各方，推動開展V2X示范應用和規(guī)模試驗，拓展面向自動駕駛的創(chuàng)新應用，達到低時延高可靠目標。

在大唐看來，用戶、環(huán)境和資源，以及服務和應用等都是5G場景最基本的維度。大唐將加速布局5G系統(tǒng)、網(wǎng)絡、儀表、終端芯片等全產業(yè)鏈的各個環(huán)節(jié)，進一步加強與運營商的緊密合作，積極貢獻創(chuàng)新成果，共促5G萬物互聯(lián)時代的到來。

聚焦集成電路 服務互聯(lián)網(wǎng)+

作為領先的高科技企業(yè)，大唐電信集團將進一步聚焦ICT產業(yè)上游核心領域，以集成電路設計為核心競爭力，以“集成電路+”為核心戰(zhàn)略，面向移動互聯(lián)網(wǎng)、車聯(lián)網(wǎng)、智能制造和物聯(lián)網(wǎng)業(yè)務領域，為萬物建立智慧、可信的連接，提供自主可控、安全可靠的集成電路、應用及系統(tǒng)解決方案，服務信息安全以及“互聯(lián)網(wǎng)+中國制造”。

在集成電路設計領域，大唐電信集團本次將展出智能終端芯片、融合通信芯片和信息安全芯片三大系列產品及解決方案。

在智能終端芯片方面，大唐電信集團以安全領先的移動終端芯片為平臺，推出了LC1881智能終端芯片。作為大唐推出的首款支持LTE Cat.6的64位八核五模LTE SoC，LC1881采用2×20的雙載波聚合，下行速率達300Mbps，支持VoLTE。特別是LC1881矢量處理器和通用DSP的組合架構，使其具備強大的數(shù)據(jù)并行存取能力和超強計算能力，為實現(xiàn)SDR技術提供了一個良好的支撐平臺。大唐SDR平臺架構設計獨特，由VSP+DSP+ARM多部分協(xié)同組成，運算能力強大，平臺成熟度高，接口豐富，可廣泛應用于各類定制通信系統(tǒng)。

在信息安全領域，大唐電信集團本次將重點展出可穿戴移動支付解決方案、指紋識別安全芯片及非接讀卡器芯片?？纱┐饕苿又Ц督鉀Q方案可在短時間內使現(xiàn)有可穿戴智能硬件增加金融級移動支付功能，實現(xiàn)金融IC卡、市政一卡通、支付密鑰、校園一卡通、居民卡、商通卡、企事業(yè)單位員工卡等多種應用。指紋識別安全芯片集成了國際通用算法、國密算法及指紋處理算法，可實現(xiàn)采集指紋圖像的處理，及數(shù)據(jù)信息安全加密功能。非接讀卡器芯片可應用于智能終端、智能支付、智能監(jiān)測、智能鎖具、水氣電熱表、身份證件及社會保障卡等信息讀取、USB讀卡器、POS機具、門禁等領域。

在終端設計領域，大唐電信集團則充分展現(xiàn)出了其為細分行業(yè)提供解決方案及服務的綜合實力。大唐根據(jù)各領域市場以及不同客戶的需求，分別推出了通用數(shù)據(jù)終端、行業(yè)終端以及行業(yè)應用等產品，產品覆蓋4G隨身WiFi、行業(yè)終端和POC對講調度解決方案。其中，大唐展出的多款LTE行業(yè)應用對講終端，可支持TD-LTE/LTE FDD/TD-SCDMA/WCDMA/GSM五模通信制式，適合多網(wǎng)絡環(huán)境，為不同用戶及行業(yè)提供了多種選擇以及更加便捷的使用體驗。

在移動互聯(lián)網(wǎng)領域，大唐電信集團提出了資源型移動互聯(lián)網(wǎng)發(fā)展戰(zhàn)略，構建了以“369云平臺”技術孵化為主體，“369云工廠”實體園區(qū)創(chuàng)業(yè)服務和“369云基金”投融資服務為支撐的“一體兩翼”移動互聯(lián)網(wǎng)創(chuàng)新創(chuàng)業(yè)項目孵化生態(tài)――369生態(tài)，構建了圍繞資源型公共服務機構和民生服務行業(yè)，提供從創(chuàng)意到產品、從投融資到公司化運營的創(chuàng)業(yè)孵化“一站式”全程服務。探索形成了“創(chuàng)新平臺+創(chuàng)客空間+創(chuàng)業(yè)資源”的項目孵化模式。大唐電信集團在“大眾創(chuàng)業(yè)、萬眾創(chuàng)新”實踐活動中積累了大量實踐經驗和成功案例，成為中央企業(yè)踐行創(chuàng)新驅動發(fā)展戰(zhàn)略、落實“互聯(lián)網(wǎng)+”行動計劃的先行者。本次展會大唐電信集團也將展出通過“369生態(tài)”孵化的教育、社區(qū)、文教等領域的成功項目。

第8篇：集成電路設計報告范文

關鍵詞：技術進步；行業(yè)發(fā)展前景；經營模式；核心競爭力

一、集成電路封裝測試的技術進步

封裝測試是集成電路制造的后續(xù)工藝，為了使集成電路芯片的觸點能與外界電路如PCB 板連接，也為了給芯片加上一個“保護殼”，防止芯片受到物理或化學損壞，需要對晶圓芯片的進一步加工，這一環(huán)節(jié)即封裝環(huán)節(jié)。測試環(huán)節(jié)則是對芯片電子電路功能的檢測確認。

集成電路封裝技術發(fā)展歷程大約可以分為三個階段：第一階段是1980年之前的通孔插裝（THD）時代，插孔直接安裝到PCB上，主要形式包括TO（三極管）、DIP（雙列直插封裝），優(yōu)點是可靠、散熱好、結實、功耗大，缺點是功能較少，封裝密度及引腳數(shù)難以提高，難以滿足高效自動化生產的要求。

第二階段是1980年代開始的表面貼裝（SMT）時代，該階段技術的主要特點是引線代替針腳，引線采用翼形或丁形，以兩邊或四邊引線封裝為主，從兩邊或四邊引出，大大提高了引腳數(shù)和組裝密度。主要封裝形式是QFP（翼型四方扁平封裝）、 SOT（小外形晶體管）、SOP（小外形封裝）等。采用該類方式封裝后的電路產品具有輕、薄、小的特點，電路性能較好，性價比高，是當前市場的主流封裝類型。

20世紀末期開始，又出現(xiàn)以焊球代替引線、按面積陣列形式分布的表面貼裝技術，迎合了電子產品趨小型化、多功能化的市場需求。這種封裝形式是以置球技術以及其它工藝把金屬焊球（凸點）矩陣式的分布在基板底部，將芯片與PCB板進行外部連接。常見形式包括球狀柵格陣列封裝（BGA）、芯片尺寸封裝（CSP）、晶圓級芯片封裝（WLP）、多芯片封裝（MCP）等。BGA等技術的成功開發(fā)，具有高集成度、多功能、低功耗、速度高、多引線集成電路電路芯片的特點。

第三時代是本世紀初開始，以3D堆疊、TSV（硅穿孔）為代表的三維封裝技術為代表的的高密度封裝。與以往封裝鍵合和使用凸點的疊加技術不同，三維封裝技術能夠使芯片在三維方向堆疊的密度最大，外形尺寸最小，大大改善芯片速度和低功耗的性能。其中3D堆疊是將不同功能的芯片/結構，通過一定的堆疊技術，使其形成立體集成和信號連通。三維立體堆疊加工技術，用于微系統(tǒng)集成。TSV是通過在芯片和芯片之間、晶圓和晶圓之間制作垂直導通，實現(xiàn)芯片之間互連的最新技術。

集成電路產業(yè)經過60多年的發(fā)展，在技術水平、產品結構、產業(yè)規(guī)模等都取得巨大的進步，使終端電子產品呈現(xiàn)小型化、智能化、多功能化的發(fā)展趨勢，形成了幾十種不同外型尺寸/引線結構/引線間距/連接方式的封裝電路。這些封裝電路具有大功率、多引線、高頻、光電轉換等功能特點，在未來相當長的一段時間內，都將在不同終端市場繼續(xù)存在發(fā)展。

二、集成電路封裝測試的行業(yè)發(fā)展情況

從集成電路整個行業(yè)的統(tǒng)計數(shù)據(jù)來看，受益于移動互聯(lián)網(wǎng)、物聯(lián)網(wǎng)、新能源等高速增長，2013年全球集成電路行業(yè)銷售規(guī)模達到3056億美元，實現(xiàn)4.8%的增長。而2013年中國集成電路市場銷售額增至9166.3億元，實現(xiàn)7.1%的增速為7.1%，中國已經超越美國而成為全世界最大的消費電子市場，開始扮演全球消費電子行業(yè)驅動引擎的角色。

從集成電路的行業(yè)構成來看，我國IC封測業(yè)多年來一直呈現(xiàn)增長穩(wěn)定的特點。據(jù)中國半導體行業(yè)協(xié)會（CSIA）統(tǒng)計，我國近幾年封測業(yè)銷售額增長趨勢如表1所示，從2012年起，銷售額已超過1000億元，2006～2013年間，年均復合增長率達到11.2%。

三、集成電路封裝測試企業(yè)現(xiàn)狀

從經營模式來看，集成電路封裝業(yè)企業(yè)可分兩類，一類是國際IDM公司設立的全資或控股的封裝廠，另一類是獨立從事封裝的企業(yè)。前一類型封裝廠只是作為IDM集團的一個生產環(huán)節(jié)，并不獨立對外經營，其產品全部返銷回母公司，實行內部結算。而獨立的IC封裝企業(yè)則，接受IC芯片設計或制造企業(yè)的訂單，按封裝數(shù)量收取加工費，或采用來料加工經營模式，與下游終端廠商或上游設計IC公司沒有股權關系。

外資封測企業(yè)，如英特爾、威訊聯(lián)合、飛索、英飛凌、瑞薩和恩智浦等，主要從事中高端集成電路的封測。這些企業(yè)主要承擔母公司的封測業(yè)務，是母公司IDM產業(yè)鏈中的一個環(huán)節(jié)，產品銷售、技術研發(fā)都很依賴于母公司。

臺資企業(yè)，如日月光、星科金朋和矽品科技等，這些企業(yè)的母公司都是世界著名的封測廠商，并在在我國大陸設立分/子公司從事封測業(yè)務，也主要定位于中高端產品。

近幾年來，一些內資企業(yè)的生產能力和技術水平提升很快（部分原因和我國政府對集成電路的高度支持有關），例如長電科技、通富微電、華天科技等。與外資和臺資企業(yè)相比，這些企業(yè)在設備先進性、核心技術（如銅制程技術、晶圓級封裝，3D堆疊封裝等）、產品質量控制等方面已經取得可以相抗衡的核心競爭力。

產業(yè)信息網(wǎng)的《2013～2017年中國集成電路封裝產業(yè)深度調研及投資戰(zhàn)略研究報告》稱：目前全球封裝測試產業(yè)主要集中在亞太地區(qū)（主要包括臺灣、韓國、中國大陸），其灣地區(qū)封裝測試業(yè)產值居全球第一。中國大陸的封測業(yè)起步較晚，但發(fā)展速度最快。例如長電科技2012 年以7.14 億美元的營業(yè)額，位居全球封裝測試企業(yè)營收第七位，是中國大陸唯一進入世界前十位的半導體封測企業(yè)。

表2為根據(jù)信息產業(yè)網(wǎng)整理的一些相關統(tǒng)計數(shù)據(jù)。

我國封測產業(yè)已具備一定基礎，隨著我國集成電路設計企業(yè)的崛起和下游智能終端市場的快速發(fā)展，我國封測企業(yè)面臨良好的發(fā)展機遇，前途一片光明。同時也將應對各種挑戰(zhàn)（例如制造業(yè)漲薪潮、整機發(fā)展對元器件封裝組裝微小型化等要求等）。展望未來，國內封測企業(yè)只有進一步增強技術創(chuàng)新能力和成本管控能力，才能在日新月異的市場競爭中取得長足的進步。

參考文獻：

[1]周崢.未來集成電路封測技術趨勢和中國封測業(yè)發(fā)展[J].電子與封裝，2015（01）.

第9篇：集成電路設計報告范文

關鍵詞:項目教學;數(shù)字電路;課程設置;教學實例

項目教學是將某門專業(yè)課程按類別分為若干知識和技能單元,每個知識和技能單元作為一個教學項目,每個教學項目都以應用該項知識和技能完成一個具體的項目任務作為目標,所以,項目教學是將理論與實踐融于一體的教學模式。把理論知識和實踐知識較好的融于到具體項目是搞好項目教學的關鍵,所以,數(shù)字電路課程結構必須按照項目教學模式來重新設置,本文結合作者項目教學實踐經驗和研究工作對基于項目教學模式的數(shù)字電路課程設置進行淺顯探討。

一、課程的性質與作用

《數(shù)字電路》是高等職業(yè)院校電子信息專業(yè)、通信專業(yè)等電類專業(yè)的一門核心職業(yè)技術基礎課,是實踐性較強的課程。

本課程主要針對企業(yè)生產第一線產品裝配、調試、檢驗、維修、生產管理等崗位。通過基于工作任務的項目式教學,培養(yǎng)學生的邏輯電路分析能力、邏輯電路設計能力(即用中小規(guī)模集成電路設計具有一定功能的邏輯電路,而不是設計一個編碼器、譯碼器、計數(shù)器等)、常用儀器儀表使用能力(如雙蹤示波器、穩(wěn)壓電源、信號源、計數(shù)器、頻率計、萬用表等儀器儀表使用能力)、邏輯電路制作能力、故障排除能力、仿真工具使用能力、自學能力、設計報告編寫能力及職業(yè)素質養(yǎng)成,本課程培養(yǎng)的核心能力是邏輯電路分析能力、邏輯電路設計能力。

二、課程結構整體設計

課程教學設計的理念:以項目教學開展課程教學;實現(xiàn)理論實踐一體化教學;以職業(yè)能力培養(yǎng)為主線,以應用為目的。依據(jù)此理念設計出的課程教學內容體系如圖1所示。

項目實驗包括單元實驗、仿真實驗、設計實驗3個方面。“單元實驗”訓練常用電子儀器的使用方法和數(shù)字電路的基本測試方法,它所涉及的內容與課堂教學內容緊密相關,充分體現(xiàn)課程的實踐性?！胺抡鎸嶒灐敝饕肊WB平臺進行實驗,使學生掌握仿真工具的使用方法,并能利用仿真工具對一些設計實驗、項目實訓內容進行仿真。“設計實驗”是通過常用的數(shù)字集成電路實現(xiàn)簡單功能的邏輯電路。

項目實訓采用EWB仿真設計+實物制作相結合的手段,項目實訓內容主要利用中小規(guī)模集成電路實現(xiàn)具有一定功能的數(shù)字系統(tǒng)。在項目實訓中鼓勵學生將課外科技活動、數(shù)字電路制作大賽納入教學活動中來,課內外學習相互結合,使學生視野開闊、能力增強。

理論教學與實踐教學時間比例為1∶1;并安排2周課程設計進行綜合實踐訓練。

(一)項目設計的思路

項目設計的思路:設計的項目應覆蓋整個工作領域和承載這個工作領域所需要的知識和技能;項目結構劃分應體現(xiàn)工作體系的特征;在以項目劃分為線索進行工作分析的基礎上,合理設計項目結構。

項目內容設計具體原則:項目應覆蓋知識點和技能要求;知識點的內容應最大限度地融于項目教學之中;項目大小要根據(jù)學習內容進度和要求來確定;項目內容設計要考慮教學組織的可行性和合理性。

(二)課程教學實施思路

課程教學實施思路:理論教學主要結合在項目實驗、項目實訓中進行教學。

課程的教學以項目作為核心實例帶動知識點講授,以工作任務完成過程為主線選擇和組織課程內容,以完成工作任務為主要學習方式,每一個項目分解為若干個工作任務,通過每一個工作任務使學生掌握必要的理論知識和技能。大部分內容教學實施在實驗室中進行理論實踐一體化教學,可先分析再實踐,或先實踐再分析理論知識,或隨講隨練,講練結合,工學交替,理論教學與實踐教學同步進行。教學實施過程中突出“以職業(yè)能力培養(yǎng)為主線,以應用為目的”原則,重點加強對學生實踐能力的培養(yǎng),通過對項目設計制作訓練,培養(yǎng)學生綜合應用知識的能力。

(三)實踐教學的4個層面

本課程教學模式是基于工作過程的項目式教學,借助這種教學模式和項目實驗、項目實訓、課程設計3個實踐平臺,構建了由基礎訓練、應用訓練、創(chuàng)新訓練和綜合訓練組成的“四個層面”的實踐教學體系,為學生實踐能力培養(yǎng)提供強有力保障,能使學習者在實踐活動中主動學習和有效應用知識,極大提高教學效果和學生職業(yè)能力培養(yǎng)的效率。

三、教學內容的選取與規(guī)劃

(一)教學內容選取依據(jù)

教學內容要集中體現(xiàn)課程教學目標,內容的選取應該以企業(yè)對崗位知識能力要求和學生適應崗位變化的可持續(xù)發(fā)展能力要求為依據(jù)。這就要求數(shù)字電路課程組的教師經常到企業(yè)進行知識和能力要求的調研,對企業(yè)所要求的知識點和能力進行分析,根據(jù)調研結果及時調整教學內容,使數(shù)字電路的內容符合行業(yè)企業(yè)發(fā)展的需要。另外,教學內容的選取還要考慮能較好地解決“基礎知識、技能與學生適應崗位變化的可持續(xù)發(fā)展能力”的關系,“基礎知識與應用能力”的關系,“理論與實踐”的融合關系、比例關系等關系,使《數(shù)字電路》課程內容體系具有高等職業(yè)教育的針對性,適應電子信息職業(yè)崗位能力的培養(yǎng)。

(二)教學內容具體規(guī)劃

1、理論教學內容。必修模塊:數(shù)字電路基礎,邏輯門電路,組合邏輯電路,觸發(fā)器,時序邏輯電路,脈沖電路;選修模塊:半導體存儲器與可編程器件,數(shù)/模轉換與模/數(shù)轉換;拓展模塊:MAX+PLUSII軟件操作訓練,用VHDL語言設計功能模塊(拓展模塊不納入正常教學,利用課余時間結合數(shù)字電路設計制作競賽開展教學,滿足部分學生需求)。

2、項目實訓內容。項目實訓內容體系如圖2所示,具體實訓內容:加法計算器的設計與制作包括邏輯門電路功能的測試和加法計算器的設計兩個項目。涉及相關知識:與、或、非邏輯運算,復合邏輯運算,TTL門電路,OC門,三態(tài)門,TTL門電路、CMOS門電路的分類及其比較,TTL與CMOS數(shù)字集成電路的使用規(guī)則,邏輯代數(shù)的基本定律及規(guī)則,組合邏輯電路的描述,組合邏輯電路的分析,最小項與最大項,常用數(shù)制與BCD碼;邏輯函數(shù)的化簡,組合電路設計方法,數(shù)字信號與模擬信號,組合邏輯電路中的競爭-冒險現(xiàn)象。搶答器的設計與制作包括譯碼器功能的測試、編碼器功能的測試、鎖存器功能的測試和搶答器電路設計等4個項目。涉及相關知識:LED顯示器,顯示譯碼器,譯碼器,使用變量譯碼器實現(xiàn)組合邏輯函數(shù);編碼器,二進制優(yōu)先編碼器功能擴展;D 鎖存器;搶答器的組成框圖(包括編碼器、譯碼器、鎖存器)。計數(shù)器的設計與制作包括觸發(fā)器邏輯功能測試、簡單計數(shù)器邏輯功能測試、集成計數(shù)器功能測試和計數(shù)器的設計與調試等4個項目。涉及相關知識:基本RS觸發(fā)器,同步觸發(fā)器,邊沿D觸發(fā)器,邊沿JK觸發(fā)器;時序邏輯電路的組成,計數(shù)器的類型,計數(shù)器的分頻功能,同步時序電路分析;集成四位二進制加法計數(shù)器 74LS161,集成四位二進制同步加法計數(shù)器 74LS163,集成異步十進制計數(shù)器74LS290,可逆計數(shù)器74193;計數(shù)器模數(shù)的變化,振蕩器。數(shù)字鐘的設計與制作完成有一定功能數(shù)字鐘(能顯示小時分鐘基本功能)設計制作,這一個項目是對前面所有相關知識的綜合運用和檢驗。

四、教學組織與實施

教學組織與實施的思路:教學內容結構以項目和案例作為單元展開教學內容,教學組織形式采取實際操作與講解相結合,單元學習時間為4課時;教學過程中正確處理知識學習與工作任務的關系,做到知識學習為完成任務服務,知識學習為技能形成服務;最后,學生通過學習獲得報告、圖紙、工藝文件、作品等學習成果。

項目的具體組織實施過程中,重點考慮如何通過設計恰當?shù)墓ぷ魅蝿找胂嚓P理論知識。例如通過“三人表決電路設計”、“簡單加法計算電路設計”兩項工作任務,引入組合電路設計方法、邏輯函數(shù)化簡方法等知識點;通過這兩個任務,學生容易理解化簡后結果盡可能用相同芯片去實現(xiàn)它,因此“與或式”結果不如“與非與非式”,“與或式”就意味著要用與門和或門,再簡單的邏輯函數(shù)至少要兩個芯片,“與非與非式”只用與非門,如果邏輯函數(shù)不復雜,一個芯片可解決問題。又如通過“用74160及簡單門電路構成八進制計數(shù)器(0-7)”和“數(shù)字鐘中分鐘指示電路設計與調試”兩個工作任務,引入N進制計數(shù)器的構成方法:串接法(即級聯(lián)法)、復 位法、置數(shù)法。

五、教材編寫與選擇

項目式教學教材選用應該是以主、輔兩本教材結合使用的選用原則。為了保證項目教學的順利實施,應該以自編校本教材為主教材,選擇理論知識順序與校本教材基本一致的規(guī)劃教材為輔助教材。校本教材在章節(jié)順序上,以項目和工作任務為主線來編排內容順序,兼顧學生的認知規(guī)律,并將知識和能力有機地融入到完成工作任務的具體過程中;在內容編排上,按先基本邏輯電路后邏輯部件、先單元電路后系統(tǒng)電路、先數(shù)字電路后脈沖電路的原則編排,實踐與理論在內容上相互充實、相互補充,邊學邊做。

采用兩本教材的目的是滿足部分自學能力較強學生擴展知識的需要,對一些內部電路的分析、原理的分析,自學能力較強學生可通過自學獲得知識,培養(yǎng)學生的自學能力。

六、項目教學實例

以“智力競賽搶答器的設計”這一項目為例說明項目教學的具體實施過程。這個項目的實施過程包括4個階段:

第一階段:任務布置。第一步是教師布置工作任務,講解必要的相關知識,如原理框圖;第二步是分小組討論,按強弱搭配原則分小組討論,教師參與學生的討論,提出要解決的關鍵問題,即如何實現(xiàn)數(shù)碼管顯示與按鍵數(shù)字相對應的數(shù)碼,如何實現(xiàn)閉鎖功能,學生展開對這兩個問題的討論,教師逐步啟發(fā)學生,得到解決問題的基本方法。

第二階段:仿真設計。第一步是利用仿真平臺在仿真實驗室中進行仿真設計,搭接電路并激活仿真軟件,查看所設計的電路能否實現(xiàn)工作任務所要求的技術指標;第二步是教師對學生仿真設計結果進行考核。

第三階段:電路制作。第一步是學生在面包板上搭接電路,自行排除故障;第二步是分小組進行答辯并考核。

第四階段:教師總結?？商暨x1-2個電路進行演示,并講解工作原理。

通過本項目的學習,學生不僅掌握了鎖存器、編碼器、顯示譯碼器的原理,動手能力得到了很大提高,電路制作的速度、排除故障能力明顯提高。整個項目教學體現(xiàn)了課程整體設計的理念,應用了計算機仿真、實驗室制作教學手段,采用了項目教學式、小組討論式、啟發(fā)式等教學方法。

隨著數(shù)字技術的不斷發(fā)展,數(shù)字電路的教學內容和模式應不斷的改革,這就要求數(shù)字電路課程組老師在總結經驗的基礎上大膽創(chuàng)新,做到與時俱進,并在今后的教學過程中還要不斷深入研究和探索。

參考文獻:

1、李珈.數(shù)字電路課程教學改革的實踐[J].職業(yè)教育研究,2008(6).

2、侯國相.項目教學法在數(shù)字電路課程教學中的實踐[J].遼寧教育行政學院學報,2008(8).