集成電路設(shè)計(jì)的流程步驟精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的集成電路設(shè)計(jì)的流程步驟主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：集成電路設(shè)計(jì)的流程步驟范文

關(guān)鍵詞：集成電路設(shè)計(jì)企業(yè)；項(xiàng)目成本管理

中圖分類號(hào)：F275 文獻(xiàn)標(biāo)識(shí)碼：A

收錄日期：2017年3月12日

一、前言

2016年以來，全球經(jīng)濟(jì)增速持續(xù)放緩，傳統(tǒng)PC業(yè)務(wù)需求進(jìn)一步萎縮，智能終端市場的需求逐步減弱。美國半導(dǎo)體行業(yè)協(xié)會(huì)數(shù)據(jù)顯示，同年1～6月全球半導(dǎo)體市場銷售規(guī)模依舊呈現(xiàn)下滑態(tài)勢，銷售額為1，574億美元，同比下降5.8%。國內(nèi)，經(jīng)過國家集成電路產(chǎn)業(yè)投資基金實(shí)施的《國家集成電路產(chǎn)業(yè)發(fā)展推進(jìn)綱要》將近兩年的推動(dòng)，適應(yīng)集成電路產(chǎn)業(yè)發(fā)展的政策環(huán)境和投融資環(huán)境基本形成，我國的集成電路產(chǎn)業(yè)繼續(xù)保持高位趨穩(wěn)、穩(wěn)中有進(jìn)的發(fā)展態(tài)勢。據(jù)中國半導(dǎo)體行業(yè)協(xié)會(huì)統(tǒng)計(jì)，2016年1～6月全行業(yè)實(shí)現(xiàn)銷售額為1，847.1億元，同比增長16.1%，其中，集成電路設(shè)計(jì)行業(yè)繼續(xù)保持較快增速，銷售額為685.5億元，同比增長24.6%，制造業(yè)銷售額為454.8億元，同比增長14.8%，封裝測試業(yè)銷售額為706.8億元，同比增長9.5%。

國務(wù)院在2000年就開始下發(fā)文件鼓勵(lì)軟件和集成電路企業(yè)發(fā)展，從政策法規(guī)方面，鼓勵(lì)資金、人才等資源向集成電路企業(yè)傾斜；2010年和2012年更是聯(lián)合國家稅務(wù)總局下發(fā)文件對集成電路企業(yè)進(jìn)行稅收優(yōu)惠激勵(lì)。2013年國家發(fā)改委等五部門聯(lián)合下發(fā)發(fā)改高技[2013]234號(hào)文，凡是符合認(rèn)定的集成電路設(shè)計(jì)企業(yè)均可以享受10%的所得稅優(yōu)惠政策。近年來又通過各個(gè)部委、省、市和集成電路產(chǎn)業(yè)投資基金對國內(nèi)的集成電路設(shè)計(jì)企業(yè)進(jìn)行大幅度的、多項(xiàng)目的資金扶持，以期能縮短與發(fā)達(dá)國家的差距。因此，對于這樣一個(gè)高投入、高技術(shù)、高速發(fā)展的產(chǎn)業(yè)，國家又大力以項(xiàng)目扶持的產(chǎn)業(yè)，做好項(xiàng)目的成本管理非常必要。

二、項(xiàng)目成本管理流程

ο钅康某殺竟芾硪話惴治以下幾個(gè)環(huán)節(jié)：

（一）項(xiàng)目成本預(yù)測。成本預(yù)測是指通過分析項(xiàng)目進(jìn)展中的各個(gè)環(huán)節(jié)的信息和項(xiàng)目進(jìn)展具體情況，并結(jié)合企業(yè)自身管理水平，通過一定的成本預(yù)測方法，對項(xiàng)目開展過程中所需要發(fā)生的成本費(fèi)用及在項(xiàng)目進(jìn)展過程中可能發(fā)生的合理趨勢和相關(guān)的成本費(fèi)用作出科學(xué)合理的測算、分析和預(yù)測的過程。對項(xiàng)目的成本預(yù)測主要發(fā)生在項(xiàng)目立項(xiàng)申請階段，成本預(yù)測的全面準(zhǔn)確對項(xiàng)目的進(jìn)展具有重要作用，是開展項(xiàng)目成本管理的起點(diǎn)。

（二）項(xiàng)目成本計(jì)劃。成本計(jì)劃是指在項(xiàng)目進(jìn)展過程中對所需發(fā)生的成本費(fèi)用進(jìn)行計(jì)劃、分析，并提出降低成本費(fèi)用的措施和具體的可行方案。通過對項(xiàng)目的成本計(jì)劃，可以把項(xiàng)目的成本費(fèi)用進(jìn)行分解，將成本費(fèi)用具體落實(shí)到項(xiàng)目的各個(gè)環(huán)節(jié)和實(shí)施的具體步驟。成本計(jì)劃要在項(xiàng)目開展前就需要完成，并根據(jù)項(xiàng)目的進(jìn)展情況，實(shí)施調(diào)節(jié)成本計(jì)劃，逐步完善。

（三）項(xiàng)目成本控制。成本控制是指在項(xiàng)目開展過程中對項(xiàng)目所需耗用的各項(xiàng)成本費(fèi)用按照項(xiàng)目的成本計(jì)劃進(jìn)行適當(dāng)?shù)谋O(jiān)督、控制和調(diào)節(jié)，及時(shí)預(yù)防、發(fā)現(xiàn)和調(diào)整項(xiàng)目進(jìn)行過程中出現(xiàn)的成本費(fèi)用偏差，把項(xiàng)目的各項(xiàng)成本費(fèi)用控制在既定的項(xiàng)目成本計(jì)劃范圍內(nèi)。成本控制是對整個(gè)項(xiàng)目全程的管控，需要具體到每個(gè)項(xiàng)目環(huán)節(jié)，根據(jù)成本計(jì)劃，把項(xiàng)目成本費(fèi)用降到最低，并不斷改進(jìn)成本計(jì)劃，以最低的費(fèi)用支出完成整個(gè)項(xiàng)目，達(dá)到項(xiàng)目的既定成果。

（四）項(xiàng)目成本核算。成本核算是指在項(xiàng)目開展過程中，整理各項(xiàng)項(xiàng)目的實(shí)際成本費(fèi)用支出，并按照項(xiàng)目立項(xiàng)書的要求進(jìn)行費(fèi)用的分類歸集，然后與項(xiàng)目成本計(jì)劃中的各項(xiàng)計(jì)劃成本進(jìn)行比對，找出差異的部分。項(xiàng)目的成本核算是進(jìn)行項(xiàng)目成本分析和成本考核的基礎(chǔ)。

（五）項(xiàng)目成本分析。成本分析是指在完成成本核算的基礎(chǔ)上，對整個(gè)完工項(xiàng)目進(jìn)行各項(xiàng)具體的成本費(fèi)用分析，并與項(xiàng)目成本計(jì)劃進(jìn)行差異比對，找出影響成本費(fèi)用波動(dòng)的原因和影響因素。成本分析是通過全面分析項(xiàng)目的成本費(fèi)用，研究成本波動(dòng)的因素和規(guī)律，并根據(jù)分析探尋降低成本費(fèi)用的方法和途徑，為新項(xiàng)目的成本管理提供有效的保證。

（六）項(xiàng)目成本考核。成本考核是指在項(xiàng)目完成后，項(xiàng)目驗(yàn)收考核小組根據(jù)項(xiàng)目立項(xiàng)書的要求對整個(gè)項(xiàng)目的成本費(fèi)用及降低成本費(fèi)用的實(shí)際指標(biāo)與項(xiàng)目的成本計(jì)劃控制目標(biāo)進(jìn)行比對和差異考核，以此來綜合評定項(xiàng)目的進(jìn)展情況和最終成果。

三、集成電路設(shè)計(jì)企業(yè)項(xiàng)目流程

集成電路設(shè)計(jì)企業(yè)是一個(gè)新型行業(yè)的研發(fā)設(shè)計(jì)企業(yè)，跟常規(guī)企業(yè)的工作流程有很大區(qū)別，如下圖1所示。（圖1）

集成電路設(shè)計(jì)企業(yè)項(xiàng)目組在收到客戶的產(chǎn)品設(shè)計(jì)要求后，根據(jù)產(chǎn)品需求進(jìn)行IC設(shè)計(jì)和繪圖，設(shè)計(jì)過程中需要選擇相應(yīng)的晶圓材料，以便滿足設(shè)計(jì)需求。設(shè)計(jì)完成后需要把設(shè)計(jì)圖紙制造成光刻掩膜版作為芯片生產(chǎn)的母版，在IC生產(chǎn)環(huán)節(jié)，通過光刻掩膜版在晶圓上生產(chǎn)出所設(shè)計(jì)的芯片產(chǎn)品。生產(chǎn)完成后進(jìn)入下一環(huán)節(jié)封裝，由專業(yè)的封裝企業(yè)對所生產(chǎn)的芯片進(jìn)行封裝，然后測試相關(guān)芯片產(chǎn)品的參數(shù)和性能是否達(dá)到設(shè)計(jì)要求，初步測試完成后，把芯片產(chǎn)品返回集成電路設(shè)計(jì)企業(yè)，由設(shè)計(jì)企業(yè)按照相關(guān)標(biāo)準(zhǔn)進(jìn)行出廠前的測試和檢驗(yàn)，最后合格的芯片才是項(xiàng)目所要達(dá)到成果。

對于集成電路設(shè)計(jì)企業(yè)來說，整個(gè)集成電路的設(shè)計(jì)和生產(chǎn)流程都需要全方位介入，每個(gè)環(huán)節(jié)都要跟蹤，以便設(shè)計(jì)的產(chǎn)品能符合要求，一旦一個(gè)環(huán)節(jié)出了問題，例如合格率下降、封裝不符合要求等，設(shè)計(jì)的芯片可能要全部報(bào)廢，無法返工處理，這將會(huì)對集成電路設(shè)計(jì)企業(yè)帶來很大損失。因此，對集成電路設(shè)計(jì)企業(yè)的項(xiàng)目成本管理尤為重要。

四、IC設(shè)計(jì)企業(yè)的項(xiàng)目成本管理

根據(jù)項(xiàng)目管理的基本流程，需要在IC項(xiàng)目的啟動(dòng)初期，進(jìn)行IC項(xiàng)目的成本預(yù)測，該成本預(yù)測需要兼顧到IC產(chǎn)品的每個(gè)生產(chǎn)環(huán)節(jié)，由于IC的生產(chǎn)環(huán)節(jié)無法返工處理，因此在成本預(yù)測時(shí)需要考慮失敗的情況，這將加大項(xiàng)目的成本費(fèi)用。根據(jù)成本預(yù)測作出項(xiàng)目的成本計(jì)劃，由項(xiàng)目組按照項(xiàng)目成本計(jì)劃對項(xiàng)目的各個(gè)環(huán)節(jié)進(jìn)行成本管控，一旦發(fā)現(xiàn)有超過預(yù)期的成本費(fèi)用支出，需要及時(shí)調(diào)整成本計(jì)劃，并及時(shí)對超支的部分進(jìn)行分析，降低成本費(fèi)用的發(fā)生，使項(xiàng)目回歸到正常的軌道上來。成本控制需要考慮到IC的每個(gè)環(huán)節(jié)，從晶圓到制造、封裝、測試。

項(xiàng)目成本核算是一個(gè)比較艱巨的工作。成本核算人員需要根據(jù)項(xiàng)目立項(xiàng)書的要求，對項(xiàng)目開展過程中發(fā)生的一切成本費(fèi)用都需要進(jìn)行分類歸集。由于IC產(chǎn)品的特殊性，產(chǎn)品從材料到生產(chǎn)、封裝、測試，最后回到集成電路設(shè)計(jì)企業(yè)都是在第三方廠商進(jìn)行，每一個(gè)環(huán)節(jié)的成本費(fèi)用無法及時(shí)掌握，IC產(chǎn)品又有其特殊性，每種產(chǎn)品在生產(chǎn)過程中，不僅依賴于設(shè)計(jì)圖紙，而且依賴于代工的工藝水平，每個(gè)批次的合格率并不盡相同，其成品率通常只有在該種產(chǎn)品的所有生產(chǎn)批次全部回到設(shè)計(jì)企業(yè)并通過質(zhì)量的合格測試入庫后時(shí)才能準(zhǔn)確得出。然而，設(shè)計(jì)企業(yè)的產(chǎn)品并不是一次性全部生產(chǎn)出來，一般需要若干個(gè)批次，因此在IC制造階段無法準(zhǔn)確知道晶圓上芯片的準(zhǔn)確數(shù)量，只能根據(jù)IC生產(chǎn)企業(yè)提供的IC產(chǎn)品數(shù)量進(jìn)行預(yù)估核算，在后面的封裝和測環(huán)節(jié)，依然無法準(zhǔn)確獲得IC產(chǎn)品的準(zhǔn)確數(shù)量。在IC產(chǎn)品完全封裝測試返回設(shè)計(jì)企業(yè)后，才能在專業(yè)的設(shè)備下進(jìn)行IC產(chǎn)品數(shù)量的最終確定，然而項(xiàng)目核算需要核算每一個(gè)環(huán)節(jié)的成本。因此，核算人員需要根據(jù)IC產(chǎn)品的特點(diǎn)或者前期的IC產(chǎn)品進(jìn)行數(shù)量的估算進(jìn)行核算，待項(xiàng)目完成后再進(jìn)行差異調(diào)整。在成本費(fèi)用的分類和核算上，如果有國家撥款的項(xiàng)目，需要對項(xiàng)目所使用的固定資產(chǎn)進(jìn)行固定資產(chǎn)的專項(xiàng)輔助核算，在專項(xiàng)核算中需要列明購買固定資產(chǎn)的名稱、型號(hào)、數(shù)量、生產(chǎn)廠商、合同號(hào)、發(fā)票號(hào)、憑證號(hào)等，登記好項(xiàng)目所用的固定資產(chǎn)臺(tái)賬，以便在項(xiàng)目完工后，項(xiàng)目驗(yàn)收能如期順利通過。

項(xiàng)目成本分析和項(xiàng)目成本考核是屬于項(xiàng)目管理完工階段需要做的工作，根據(jù)整個(gè)項(xiàng)目進(jìn)展中發(fā)生的成本費(fèi)用明細(xì)單，與成本計(jì)劃進(jìn)行分類比對和分析，更好地對整個(gè)項(xiàng)目進(jìn)行價(jià)值評定，找出差異所在，確定發(fā)生波動(dòng)的原因，以便對項(xiàng)目的投資收益進(jìn)行準(zhǔn)確的判斷，確定項(xiàng)目和項(xiàng)目組人員的最終成果。

五、總結(jié)

項(xiàng)目成本管理是集成電路設(shè)計(jì)企業(yè)非常重要的一項(xiàng)經(jīng)濟(jì)效益指標(biāo)；而集成電路設(shè)計(jì)行業(yè)是一個(gè)技術(shù)發(fā)展、技術(shù)更新非常迅速的行業(yè)，IC設(shè)計(jì)企業(yè)要在這個(gè)競爭非常激烈的行業(yè)站住腳跟或者有更好的發(fā)展，就必須緊密把握市場變化趨勢，不斷地進(jìn)行技術(shù)創(chuàng)新、改進(jìn)技術(shù)或工藝，及時(shí)調(diào)整市場需求的產(chǎn)品設(shè)計(jì)方向，持續(xù)不斷地通過科學(xué)合理的成本控制方法，從技術(shù)上和成本上建立競爭優(yōu)勢；同時(shí)，充分利用國家對于集成電路產(chǎn)業(yè)的優(yōu)惠政策，特別是對集成電路設(shè)計(jì)企業(yè)的優(yōu)惠政策，加大對重大項(xiàng)目和新興產(chǎn)業(yè)IC芯片應(yīng)用的研發(fā)和投資力度；合理利用中國高等院校、科研院所在集成電路、電子信息領(lǐng)域的研究資源和技術(shù)，實(shí)現(xiàn)產(chǎn)學(xué)研相結(jié)合的發(fā)展思路，縮短項(xiàng)目的研發(fā)周期；通過各種途徑加強(qiáng)企業(yè)的項(xiàng)目成本控制，來提高中國IC設(shè)計(jì)企業(yè)整體競爭實(shí)力，縮短與國際廠商的差距。

主要參考文獻(xiàn)：

[1]中國半導(dǎo)體行業(yè)協(xié)會(huì).cn.

第2篇：集成電路設(shè)計(jì)的流程步驟范文

[STHZ]1[STBZ]專用集成電路設(shè)計(jì)重點(diǎn)實(shí)驗(yàn)室的實(shí)驗(yàn)教學(xué)改革實(shí)踐 江蘇省專用集成電路設(shè)計(jì)重點(diǎn)實(shí)驗(yàn)室（后簡稱“實(shí)驗(yàn)室”）有專職教師20人，承擔(dān)南通大學(xué)杏林學(xué)院集成電路與集成系統(tǒng)專業(yè)實(shí)驗(yàn)課程12門，實(shí)驗(yàn)室近三年承擔(dān)各級(jí)各類科研項(xiàng)目75項(xiàng)，79篇，其中SCI、EI論文43篇，有著良好的科研基礎(chǔ)和科研成果。實(shí)驗(yàn)室老師在實(shí)驗(yàn)教學(xué)過程中，注重結(jié)合自身的科研方向向?qū)W生介紹集成電路相關(guān)新技術(shù)和新方法，并將計(jì)算機(jī)建模和仿真的新技術(shù)貫穿于專業(yè)實(shí)驗(yàn)教學(xué)中。比如，在“模擬電路”實(shí)驗(yàn)教學(xué)中引入Spice仿真軟件，在“數(shù)字電路”實(shí)驗(yàn)教學(xué)中引入Quartus軟件等。在設(shè)置的探索性實(shí)驗(yàn)課程中，只給學(xué)生引出若干思路，學(xué)生利用相關(guān)軟件可在課堂內(nèi)外自主練習(xí)，在互聯(lián)網(wǎng)上查找相關(guān)技術(shù)資料，設(shè)計(jì)實(shí)驗(yàn)方案和實(shí)驗(yàn)步驟。通過這種引導(dǎo)，該專業(yè)學(xué)生對新技術(shù)掌握較快，在探索過程中遇到不懂的環(huán)節(jié)能相互進(jìn)行探討，主動(dòng)向教師請教，逐步培養(yǎng)了自主式、合作式的學(xué)習(xí)習(xí)慣。

集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)培養(yǎng)掌握集成電路基本理論、集成電路設(shè)計(jì)基本技能，掌握集成電路設(shè)計(jì)的EDA工具，熟悉電路、計(jì)算機(jī)、信號(hào)處理、通信等相關(guān)系統(tǒng)知識(shí)，從事集成電路研究、設(shè)計(jì)、開發(fā)及應(yīng)用，具有一定創(chuàng)新能力的應(yīng)用型高級(jí)集成電路和電子系統(tǒng)集成技術(shù)人才。圍繞該培養(yǎng)目標(biāo)，實(shí)驗(yàn)教學(xué)內(nèi)容上進(jìn)行了與時(shí)俱進(jìn)的改革。比如將LQFP64封裝建模與仿真分析這一科研案例應(yīng)用于實(shí)驗(yàn)教學(xué)中。實(shí)際科研案例的使用使得理論知識(shí)變得生動(dòng)形象，加深了學(xué)生對基本理論知識(shí)的理解，學(xué)生學(xué)習(xí)興趣和學(xué)習(xí)動(dòng)力有了顯著提高，能獨(dú)立完成封裝建模、仿真到最后優(yōu)化的整個(gè)流程，為后續(xù)專業(yè)學(xué)習(xí)和就業(yè)打下牢固的基礎(chǔ)，適應(yīng)了我校獨(dú)立學(xué)院“厚基礎(chǔ)，強(qiáng)應(yīng)用”的人才培養(yǎng)目標(biāo)[2]。此外，教師緊密結(jié)合教學(xué)和科研實(shí)例編寫教材，根據(jù)電路設(shè)計(jì)相關(guān)工作編寫的《電路PSpice仿真實(shí)訓(xùn)教程》被列為教育部高等學(xué)校電子電氣基礎(chǔ)教學(xué)指導(dǎo)分委員會(huì)推薦教材。

從2009年承擔(dān)集成電路與集成系統(tǒng)專業(yè)課程起，實(shí)驗(yàn)室鼓勵(lì)高級(jí)職稱人員承擔(dān)實(shí)驗(yàn)課程，指導(dǎo)學(xué)生開展創(chuàng)新性實(shí)驗(yàn)項(xiàng)目。實(shí)驗(yàn)室教師指導(dǎo)本科生積極參加省級(jí)、校級(jí)大學(xué)生實(shí)踐創(chuàng)新訓(xùn)練計(jì)劃、校大學(xué)生課外學(xué)術(shù)科技作品等科技活動(dòng)，獲批“江蘇省高校大學(xué)生實(shí)踐創(chuàng)新訓(xùn)練計(jì)劃”2項(xiàng)、南通大學(xué)“大學(xué)生實(shí)踐創(chuàng)新訓(xùn)練計(jì)劃”3項(xiàng)。所指導(dǎo)的集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)學(xué)生的參賽作品入圍第三屆 “華大九天杯”大學(xué)生集成電路設(shè)計(jì)大賽，榮獲三等獎(jiǎng)。“華大九天杯”大學(xué)生集成電路設(shè)計(jì)大賽是針對微電子及相關(guān)專業(yè)在校生的一次專業(yè)實(shí)踐性賽事，是對我國集成電路設(shè)計(jì)領(lǐng)域人才培養(yǎng)的一次交流和檢閱。

實(shí)驗(yàn)室成立于2002年，擁有集成電路工藝和器件仿真、集成電路電路仿真與版圖設(shè)計(jì)、集成電路封裝設(shè)計(jì)等先進(jìn)的EDA軟件工具，以及高性能工作站、網(wǎng)絡(luò)分析儀、矢量信號(hào)發(fā)生器、微電材料與器件的光電測試系統(tǒng)、數(shù)?；旌霞呻娐窚y試儀等硬件設(shè)備，儀器設(shè)備總值達(dá)1 000多萬。這些儀器設(shè)備均屬于科研儀器設(shè)備，由于場地緊、管理人員少，這些科研儀器設(shè)備目前還未對本科學(xué)生全面開放，主要為教師及研究生使用，僅有少量學(xué)生在參與教師的科研項(xiàng)目過程中能接觸使用到部分科研儀器設(shè)備，重點(diǎn)實(shí)驗(yàn)室的儀器設(shè)備資源優(yōu)勢在本科實(shí)驗(yàn)教學(xué)改革中的作用發(fā)揮遠(yuǎn)遠(yuǎn)不夠。

實(shí)驗(yàn)室圍繞科研發(fā)展方向，三年多來先后邀請了中國科學(xué)院、北京大學(xué)、復(fù)旦大學(xué)、南京郵電大學(xué)、澳大利亞國立格里夫斯大學(xué)、美國密西根大學(xué)、新加坡南洋理工大學(xué)、日本富山縣立大學(xué)等國內(nèi)外知名科研學(xué)府的20多位專家學(xué)者來校進(jìn)行講學(xué)和交流，實(shí)驗(yàn)室教師也積極準(zhǔn)備為學(xué)生舉辦專題講座，此外還邀請了企業(yè)技術(shù)專家來校與師生進(jìn)行面對面的交流。

2進(jìn)一步加強(qiáng)科研與實(shí)驗(yàn)教學(xué)融合的探索

“授之以魚不如授之以漁”，這要求教師與時(shí)俱進(jìn)的將科研與實(shí)驗(yàn)教學(xué)緊密結(jié)合，使實(shí)驗(yàn)教學(xué)內(nèi)容更貼近現(xiàn)代科研水平，讓學(xué)生掌握有應(yīng)用價(jià)值的知識(shí)和方法，培養(yǎng)符合社會(huì)實(shí)際應(yīng)用需求的人才。

2.1加強(qiáng)科研新方法新技術(shù)在實(shí)驗(yàn)教學(xué)中的引入

以培養(yǎng)學(xué)生實(shí)踐能力、科研能力和自主創(chuàng)新能力為目的進(jìn)行的實(shí)驗(yàn)教學(xué)改革，必須與科研緊密結(jié)合，減少驗(yàn)證性實(shí)驗(yàn)項(xiàng)目，增加綜合性實(shí)驗(yàn)項(xiàng)目，增設(shè)創(chuàng)新實(shí)驗(yàn)課程。將科研用到的新方法、新技術(shù)逐步引入到實(shí)驗(yàn)教學(xué)中，更新實(shí)驗(yàn)教學(xué)方法與手段，設(shè)置探索性實(shí)驗(yàn)項(xiàng)目來模擬科研全過程。引導(dǎo)學(xué)生自己去思考并尋找合理解釋，鼓勵(lì)學(xué)生查閱相關(guān)的參考資料，探索問題產(chǎn)生的真正原因，訓(xùn)練他們主動(dòng)分析和獨(dú)立解決問題的能力，實(shí)現(xiàn)實(shí)驗(yàn)教學(xué)與科研新技術(shù)、新方法訓(xùn)練的有機(jī)結(jié)合。

2.2加強(qiáng)科研內(nèi)容與實(shí)驗(yàn)教學(xué)內(nèi)容的結(jié)合

在實(shí)驗(yàn)教學(xué)內(nèi)容中，除了加強(qiáng)科研新方法、新技術(shù)的引入，還需要精選科研中的實(shí)際案例，讓學(xué)生能真正地體驗(yàn)科研。依托科研項(xiàng)目來設(shè)置綜合性實(shí)驗(yàn)，將成熟的科研成果及時(shí)轉(zhuǎn)化為創(chuàng)新實(shí)驗(yàn)項(xiàng)目，使得實(shí)驗(yàn)內(nèi)容兼具新穎性和探索性，有利于學(xué)生開闊視野，擴(kuò)展知識(shí)面，激發(fā)專業(yè)熱情。增加科研實(shí)例在實(shí)驗(yàn)教學(xué)內(nèi)容中的靈活運(yùn)用，提高綜合性、設(shè)計(jì)性、創(chuàng)新實(shí)驗(yàn)的比重，讓學(xué)生現(xiàn)在所學(xué)所練真正成為日后實(shí)際工作中的基礎(chǔ)，學(xué)有所得，學(xué)有所用。

2.3加強(qiáng)對學(xué)生科研創(chuàng)新活動(dòng)的引導(dǎo)

科技活動(dòng)作為一種探索性的實(shí)踐過程，具有科技性、實(shí)踐性和探索性的特點(diǎn)，是培養(yǎng)學(xué)生創(chuàng)新素質(zhì)的最佳切入點(diǎn)。吸收對科研感興趣的學(xué)生參與到教師的科研活動(dòng)中，承擔(dān)一部分力所能及的科研課題，通過科研實(shí)踐氛圍的熏陶，激發(fā)學(xué)生的科學(xué)研究興趣，引導(dǎo)學(xué)生積極探索[3]。鼓勵(lì)學(xué)生積極申報(bào)大學(xué)生創(chuàng)新性實(shí)驗(yàn)計(jì)劃項(xiàng)目，并為學(xué)生進(jìn)行創(chuàng)新性實(shí)驗(yàn)研究提供條件，如設(shè)立“大學(xué)生創(chuàng)新基金”。組織學(xué)生參加競賽，將本科學(xué)生科研創(chuàng)新實(shí)驗(yàn)與競賽結(jié)合起來，培養(yǎng)學(xué)生的科學(xué)精神和創(chuàng)新能力。

2.4加強(qiáng)科研儀器設(shè)備在實(shí)驗(yàn)教學(xué)中的應(yīng)用

為了挖 掘科研儀器設(shè)備利用的潛力，實(shí)現(xiàn)科研與教學(xué)資源共享，科研實(shí)驗(yàn)室需要在時(shí)間、空間、設(shè)備和實(shí)驗(yàn)課題等多方面進(jìn)行開放。制定相關(guān)的規(guī)章制度，對本科學(xué)生的準(zhǔn)入條件、經(jīng)費(fèi)支持和科研管理等多個(gè)方面加以規(guī)范，使得科研儀器設(shè)備在教學(xué)中也能發(fā)揮其優(yōu)勢，充分拓展現(xiàn)有科研儀器設(shè)備的使用范圍，提高儀器設(shè)備利用率，同時(shí)為學(xué)生提供開展科研創(chuàng)新實(shí)驗(yàn)的環(huán)境，高質(zhì)量、高效率地為科研與教學(xué)服務(wù)。通過優(yōu)化資源配置，建立資源共享機(jī)制，為創(chuàng)新人才的培養(yǎng)提供良好的教學(xué)平臺(tái)[4]。

2.5加強(qiáng)科研學(xué)術(shù)講座在本科學(xué)生中的普及推廣

學(xué)術(shù)講座是進(jìn)行學(xué)術(shù)交流，提高教學(xué)和科研水平的有效手段；是一場師生共贏的集會(huì)，有利于營造良好的的學(xué)術(shù)氛圍。學(xué)術(shù)講座向師生展示新觀點(diǎn)、新知識(shí)和學(xué)科最新研究成果，有利于互通有無，開闊學(xué)術(shù)視野，提升學(xué)術(shù)層次，傳達(dá)團(tuán)隊(duì)協(xié)作、學(xué)科間聯(lián)合創(chuàng)新的重要性，對師生未來的學(xué)習(xí)工作都有一定的激勵(lì)作用，也為學(xué)生的職業(yè)規(guī)劃指引方向。本科學(xué)生即使暫時(shí)無法理解講座中的高深內(nèi)涵，但專家學(xué)者們思想的潛移默化以及通過后期的學(xué)習(xí)和鉆研，對個(gè)人綜合能力的發(fā)展影響深遠(yuǎn)。

3結(jié)束語

教學(xué)和科研是互促的，只有多角度加強(qiáng)雙方的融合，構(gòu)建教學(xué)與科研良性互動(dòng)的實(shí)驗(yàn)教學(xué)模式，才能從根本上實(shí)現(xiàn)雙方的可持續(xù)性發(fā)展，順應(yīng)高素質(zhì)創(chuàng)新性人才培養(yǎng)的要求。

參考文獻(xiàn)：

第3篇：集成電路設(shè)計(jì)的流程步驟范文

 

近年來，我國高等職業(yè)技術(shù)教育發(fā)展迅猛，規(guī)模迅速擴(kuò)大。另一方面，隨著我國社會(huì)經(jīng)濟(jì)的快速發(fā)展，企業(yè)對技能型勞動(dòng)人才的需求大幅增加，對技能型勞動(dòng)人才的綜合能力亦提出了更高的要求。雖然對高等教育大眾化和社會(huì)經(jīng)濟(jì)的發(fā)展作出了突出的貢獻(xiàn)，但也帶來了突出的問題。課程體系是一個(gè)專業(yè)所設(shè)置的課程相互間的分工與配合，課程體系是否合理直接關(guān)系到培養(yǎng)人才的質(zhì)量。高等學(xué)校課程體系主要反映在基礎(chǔ)課與專業(yè)課、理論課與實(shí)踐課、必修課與選修課之間的比例關(guān)系上。課程改革是高職教學(xué)改革的核心和難點(diǎn)。由于高職開設(shè)微電子技術(shù)專業(yè)的時(shí)間較短、學(xué)校較少，形成半導(dǎo)體產(chǎn)業(yè)鏈的區(qū)域還比較少，因此對微電子技術(shù)專業(yè)的人才定位、課程體系等都還不很完善，從而給本專業(yè)的人才培養(yǎng)帶來不確定因素，不利于專業(yè)的發(fā)展，也難以滿足微電子技術(shù)行業(yè)企業(yè)對人才的需求。本文即針對以上問題展開一些有益的探討與實(shí)踐。

 

一、構(gòu)建課程體系的總體思路

 

構(gòu)建微電子技術(shù)專業(yè)課程體系的總體思路是以微電子行業(yè)職業(yè)崗位需求為依據(jù)，以素質(zhì)培養(yǎng)為基礎(chǔ)，以技術(shù)應(yīng)用能力為核心，構(gòu)建基于工作過程的課程體系。實(shí)施學(xué)院“四環(huán)相扣”的工學(xué)結(jié)合人才培養(yǎng)模式，將“能力標(biāo)準(zhǔn)、模塊課程、工學(xué)交替、職場鑒定”的四個(gè)環(huán)節(jié)完整統(tǒng)一，環(huán)環(huán)相扣，充分體現(xiàn)了高職教育工學(xué)結(jié)合的人才培養(yǎng)思想，努力為社會(huì)培養(yǎng)優(yōu)秀高端技能型人才。

 

1.基于工作過程的課程體系的理論基礎(chǔ)。基于工作過程的課程體系的理論基礎(chǔ)，主要從德國“雙元制”職業(yè)教育學(xué)習(xí)論和教學(xué)論的角度闡述構(gòu)建基于工作過程的課程體系的理論依據(jù)。工作過程系統(tǒng)化的課程體系必須針對職業(yè)崗位進(jìn)行分析，整理出具體的、能夠涵蓋職業(yè)崗位全部工作任務(wù)的若干典型工作過程，按照人的職業(yè)能力的形成規(guī)律進(jìn)行序列化，從中找出符合職業(yè)崗位要求的技術(shù)知識(shí)和破譯出隱性的工作過程知識(shí)，并以工作任務(wù)為核心，組織技術(shù)知識(shí)和工作過程知識(shí)[2]。通過完全打破原有學(xué)科體系，按照企業(yè)實(shí)際的工作任務(wù)、工作過程和工作情境組織課程，形成圍繞工作過程的新型教學(xué)項(xiàng)目的“綜合性”課程開發(fā)。

 

2.行業(yè)、企業(yè)等用人單位調(diào)研。通過調(diào)研國內(nèi)(“成渝經(jīng)濟(jì)區(qū)”為主)微電子技術(shù)行業(yè)、企業(yè)等用人需求和要求，了解現(xiàn)有高職微電子技術(shù)專業(yè)學(xué)生就業(yè)情況、用人單位反饋意見及人才供需中存在的問題。電子信息產(chǎn)業(yè)是重慶市國民經(jīng)濟(jì)的第一支柱產(chǎn)業(yè)。重慶市“十二五”規(guī)劃建議提出，培育發(fā)展戰(zhàn)略性新興產(chǎn)業(yè)。把新一代信息產(chǎn)業(yè)建設(shè)為重要支柱產(chǎn)業(yè)，建設(shè)全球最大的筆記本電腦加工基地、建設(shè)通信設(shè)備、高性能集成電路、光伏組件及系統(tǒng)、新材料等重點(diǎn)產(chǎn)業(yè)鏈(集群)，建成國家重要的戰(zhàn)略性新興產(chǎn)業(yè)基地。以集成電路產(chǎn)業(yè)的重點(diǎn)項(xiàng)目為牽引，建成包括芯片制造、封裝、測試、模擬及混合集成電路設(shè)計(jì)和制造等項(xiàng)目的產(chǎn)業(yè)集群，形成較為完善的集成電路產(chǎn)業(yè)鏈;四川電子信息產(chǎn)業(yè)未來5年將邁萬億元，成渝經(jīng)濟(jì)區(qū)將打造成西部集成電路的產(chǎn)業(yè)高地。隨著惠普、富士康、英業(yè)達(dá)、廣達(dá)集團(tuán)等世界級(jí)的IT巨頭進(jìn)入成渝，未來幾年IT人才需求在20萬以上，而現(xiàn)在成渝地區(qū)每年培養(yǎng)的相關(guān)人才不過2萬人左右，遠(yuǎn)遠(yuǎn)不能滿足社會(huì)需求。市場需求的調(diào)查表明，近年來成渝地區(qū)IC制造、IC封裝及測試、IC版圖設(shè)計(jì)等崗位的微電子技術(shù)應(yīng)用型人才緊缺。同時(shí)調(diào)研表明半導(dǎo)體行業(yè)企業(yè)卻難以招到滿意的人才，學(xué)生在校學(xué)非所用，用非所學(xué)，實(shí)踐動(dòng)手能力、社會(huì)適應(yīng)能力、責(zé)任意識(shí)、職業(yè)素養(yǎng)難以滿足企業(yè)要求。

 

3.形成專業(yè)定位，確定培養(yǎng)目標(biāo)。根據(jù)存在的問題及半導(dǎo)體產(chǎn)業(yè)鏈過程：集成電路設(shè)計(jì)裸芯片精細(xì)加工封裝測試芯片應(yīng)用PCB設(shè)計(jì)制造，充分掌握現(xiàn)有微電子技術(shù)專業(yè)課程體系建設(shè)的基礎(chǔ)及存在的問題，形成重慶電子工程職業(yè)學(xué)院微電子技術(shù)專業(yè)定位，確定培養(yǎng)目標(biāo)：培養(yǎng)德、智、體、美全面發(fā)展;掌握微電子技術(shù)專業(yè)領(lǐng)域必備的基礎(chǔ)知識(shí)、專業(yè)知識(shí);有較強(qiáng)的崗位職業(yè)技能和職業(yè)能力;面向集成電路設(shè)計(jì)、芯片制造及其相關(guān)電子行業(yè)企業(yè)，滿足生產(chǎn)、建設(shè)、服務(wù)和管理第一線的優(yōu)秀高端技能型專門人才。畢業(yè)生應(yīng)該既掌握微電子方面的基本技術(shù)，又具有很強(qiáng)的實(shí)際操作能力。具體可從事崗位：集成電路版圖設(shè)計(jì);半導(dǎo)體器件制造;IC制造、測試、封裝;電子工藝(半導(dǎo)體)設(shè)備運(yùn)行、維護(hù)與管理;簡單電子產(chǎn)品的設(shè)計(jì)與開發(fā);電子產(chǎn)品的銷售與售后服務(wù)，并為技術(shù)負(fù)責(zé)人、項(xiàng)目經(jīng)理等后續(xù)提升崗位奠定良好基礎(chǔ)。

 

二、構(gòu)建基于工作過程的學(xué)習(xí)領(lǐng)域課程體系

 

對專業(yè)核心課程的構(gòu)建采用“微電子行業(yè)專家確定典型工作任務(wù)學(xué)校專家歸并行動(dòng)領(lǐng)域微電子行業(yè)專家論證行動(dòng)領(lǐng)域?qū)W校專家開發(fā)學(xué)習(xí)領(lǐng)域校企專家論證課程體系”的“五步工作機(jī)制”，實(shí)現(xiàn)校企專家共同參與課程體系設(shè)計(jì)。通過工作任務(wù)歸并法，實(shí)現(xiàn)典型工作任務(wù)到行動(dòng)領(lǐng)域轉(zhuǎn)換，通過工作過程分析法，實(shí)現(xiàn)從行動(dòng)領(lǐng)域到學(xué)習(xí)領(lǐng)域轉(zhuǎn)換，通過工作任務(wù)還原法，實(shí)現(xiàn)從學(xué)習(xí)領(lǐng)域到學(xué)習(xí)情境轉(zhuǎn)換的“三階段分析法”，構(gòu)建基于工作過程的微電子技術(shù)專業(yè)課程體系和教學(xué)內(nèi)容，獲得人才培養(yǎng)目標(biāo)、課程體系、課程教學(xué)方案“三項(xiàng)主要成果”。即“533”課程設(shè)計(jì)方法。

 

1.確定典型工作任務(wù)。所謂典型工作任務(wù)是指一個(gè)復(fù)雜的職業(yè)活動(dòng)中具有結(jié)構(gòu)完整的工作過程，它是職業(yè)工作中同類工作任務(wù)的歸類，能表現(xiàn)出職業(yè)工作的內(nèi)容和形式，并具有該職業(yè)的典型意義。我院召集企業(yè)專家和工作在一線的工程師、技術(shù)員，與學(xué)院的微電子技術(shù)專業(yè)教師一起，召開課程開發(fā)座談會(huì)，進(jìn)行微電子技術(shù)課程體系開發(fā)：以“集成電路(版圖)設(shè)計(jì)晶圓制造封裝測試表面貼裝”工作過程為主線，與行業(yè)企業(yè)一線技術(shù)骨干、專家解析微電子技術(shù)專業(yè)崗位中版圖設(shè)計(jì)師、半導(dǎo)體芯片制造工、IC測試助理工程師、SMT工程師、FPGA助理工程師等典型崗位，得出行動(dòng)領(lǐng)域所具有的專業(yè)素質(zhì)、知識(shí)與能力。

 

2.確定行動(dòng)領(lǐng)域。工作過程系統(tǒng)化課程是按照工作過程要求序化知識(shí)、能力和素質(zhì)，是以工作過程為參照物，將陳述性知識(shí)與過程知識(shí)整合、理論知識(shí)與實(shí)踐知識(shí)整合，在陳述性知識(shí)總量沒有變化的情況下，增加經(jīng)驗(yàn)以及策略方面的“過程性知識(shí)”[3]。對典型工作任務(wù)進(jìn)行歸納，確定行動(dòng)領(lǐng)域。將本專業(yè)52個(gè)典型工作任務(wù)歸納為6個(gè)行動(dòng)領(lǐng)域，即集成電路版圖設(shè)計(jì)、晶圓制造、集成電路芯片制造技術(shù)、芯片封裝、芯片測試、SMT技術(shù)。

 

3.將行動(dòng)領(lǐng)域轉(zhuǎn)化成學(xué)習(xí)領(lǐng)域。對完成典型工作任務(wù)必須具備的基本職業(yè)能力(包括社會(huì)能力、方法能力、專業(yè)能力)進(jìn)行分析。通過歸納形成專業(yè)職業(yè)能力一覽表。這些職業(yè)能力就是學(xué)習(xí)領(lǐng)域(即課程)中學(xué)習(xí)目標(biāo)制定的依據(jù)。打破原有16門專業(yè)理論課程和9門實(shí)踐課程組成的課程體系，按照以工作過程為導(dǎo)向，進(jìn)行課程的解構(gòu)與重構(gòu)，將6個(gè)行動(dòng)領(lǐng)域轉(zhuǎn)換為9個(gè)學(xué)習(xí)領(lǐng)域，即集成電路版圖設(shè)計(jì)、集成電路芯片制造技術(shù)、微電子封裝與測試、表面貼裝工藝與實(shí)施、電子線路板實(shí)用技術(shù)、電子測量儀器使用與維護(hù)、C語言、單片機(jī)應(yīng)用技術(shù)、FPGA應(yīng)用技術(shù)及實(shí)踐。根據(jù)微電子技術(shù)專業(yè)崗位群的職業(yè)能力和工作過程要求，重新構(gòu)建基于工作過程的課程體系。第一、二學(xué)期：電路分析、電子技術(shù)等基礎(chǔ)課程;第三、四、五學(xué)期：集成電路制造技術(shù)、電子測量儀器使用與維護(hù)、FPGA應(yīng)用開發(fā)實(shí)用技術(shù)、微電子封裝與測試、 SMT技術(shù)、集成電路版圖設(shè)計(jì)等專業(yè)核心課程。

 

4.形成學(xué)習(xí)情境模式。學(xué)習(xí)情境是實(shí)施基于工作過程系統(tǒng)化的行動(dòng)導(dǎo)向課程的教學(xué)設(shè)計(jì)，由教師根據(jù)學(xué)校教學(xué)計(jì)劃，結(jié)合學(xué)校的教學(xué)設(shè)施條件、教師執(zhí)教能力和專長，由教師按照“資訊、計(jì)劃、決策、實(shí)施、檢查、評估”的行動(dòng)方式來組織教學(xué)，從而促進(jìn)學(xué)生對職業(yè)實(shí)踐的整體性把握[4]。微電子技術(shù)專業(yè)核心課程形成的學(xué)習(xí)情境模式為：①集成電路版圖設(shè)計(jì)課程以任務(wù)為載體形成6個(gè)學(xué)習(xí)情境：N/PMOS晶體管版圖設(shè)計(jì)、反相器、與非門、或非門版圖設(shè)計(jì)、觸發(fā)器版圖設(shè)計(jì)、電壓取樣電路版圖設(shè)計(jì)、比較器版圖設(shè)計(jì)、DC-DC版圖設(shè)計(jì);②集成電路芯片制造技術(shù)課程以設(shè)備為載體形成8個(gè)學(xué)習(xí)情境：集成電路芯片制造技術(shù)工藝流程、硅晶圓制程、硅晶薄膜制備、氧化工藝、摻雜技術(shù)、光刻工藝、刻蝕工藝、集成電路芯片品檢;③微電子封裝與測試課程以工藝為載體形成4個(gè)學(xué)習(xí)情境：DIP封裝、BGA封裝、CSP封裝、MCM封裝;④表面貼裝工藝與實(shí)施課程以工藝流程為載體形成5個(gè)學(xué)習(xí)情境：SMT工藝流程的基本認(rèn)知、表面貼裝生產(chǎn)準(zhǔn)備、表面貼裝設(shè)備操作與編程、表面貼裝品質(zhì)控制、SMT生產(chǎn)線運(yùn)行及工藝優(yōu)化5個(gè)學(xué)習(xí)情境;⑤電子線路板實(shí)用技術(shù)課程以項(xiàng)目為載體形成3個(gè)學(xué)習(xí)情境：單面板的制圖與制板、簡單雙面板的制圖與制板、復(fù)雜雙面板的制圖與制板;⑥電子測量儀器使用與維護(hù)課程以電路設(shè)備為載體形成9個(gè)學(xué)習(xí)情境：收音機(jī)元件準(zhǔn)備、收音機(jī)電路測試、收音機(jī)電路工作狀態(tài)檢測、收音機(jī)整機(jī)調(diào)整、收音機(jī)裝調(diào)使用儀器的保養(yǎng)與維護(hù)、電視機(jī)元件檢測、電視機(jī)電路檢測、電視機(jī)的質(zhì)量檢查、電視機(jī)裝調(diào)使用儀器的保養(yǎng)與維護(hù);⑦C語言課程以項(xiàng)目為載體形成6個(gè)學(xué)習(xí)情境：編程的基本概念、C語言上機(jī)步驟C語言上機(jī)步驟、算法的概念、基本數(shù)據(jù)類型、結(jié)構(gòu)化程序設(shè)計(jì)、函數(shù)的概念;⑧單片機(jī)技術(shù)及應(yīng)用課程以任務(wù)為載體形成6個(gè)學(xué)習(xí)情境：“跑馬燈”電路分析與實(shí)踐、單片機(jī)做算術(shù)、邏輯運(yùn)算并顯示、開關(guān)信號(hào)狀態(tài)讀取與顯示電路的制作、交通信號(hào)燈電路的設(shè)計(jì)與制作、產(chǎn)品數(shù)量統(tǒng)計(jì)電路的設(shè)計(jì)與制作、兩臺(tái)單片機(jī)數(shù)據(jù)互傳;⑨FPGA應(yīng)用技術(shù)及實(shí)踐課程以項(xiàng)目為載體形成6個(gè)學(xué)習(xí)情境：課程概述、基于QuartusII的原理圖輸入設(shè)計(jì)、宏功能模塊應(yīng)用、基于 QuartusII軟件的VHDL文本輸入設(shè)計(jì)、VHDL設(shè)計(jì)、實(shí)用狀態(tài)機(jī)設(shè)計(jì)。

 

三、試點(diǎn)實(shí)施效果分析

 

在教學(xué)實(shí)施上，重點(diǎn)是加強(qiáng)教師執(zhí)教能力：教師在教學(xué)中的角色應(yīng)由主宰者轉(zhuǎn)化為引導(dǎo)者。教師應(yīng)該主動(dòng)地引導(dǎo)、疏導(dǎo)和指導(dǎo)學(xué)生，學(xué)生可以根據(jù)自己的興趣愛好，在教師的指導(dǎo)下，充分利用各種資源，相互協(xié)作開展對某一問題的學(xué)習(xí)探討，從而獲得新知識(shí)，得到探索的體驗(yàn)及情感，促進(jìn)能力全面發(fā)展。經(jīng)過我院近3年的教學(xué)實(shí)踐，課程教學(xué)效果得到顯著提高，學(xué)生專業(yè)核心能力、崗位適應(yīng)能力、社會(huì)能力顯著提高，“雙證書”提高到100%，專業(yè)對口率從原來的48%上升到92%，用人單位滿意度達(dá)90%以上。

 

高職院校在辦學(xué)過程中要形成特色鮮明的高職辦學(xué)模式，課程體系是重要的載體。辦學(xué)特色正是通過課程體系的實(shí)施來實(shí)現(xiàn)的?；诠ぷ鬟^程系統(tǒng)化的課程體系，跟隨產(chǎn)業(yè)的發(fā)展，調(diào)整專業(yè)的課程設(shè)置，符合職業(yè)崗位要求，學(xué)生技能顯著提升，同時(shí)結(jié)合我院的辦學(xué)特色，努力探索基于工作過程的高職微電子技術(shù)專業(yè)課程體系的構(gòu)建思路和構(gòu)建策略。

第4篇：集成電路設(shè)計(jì)的流程步驟范文

【關(guān)鍵詞】EDA技術(shù)；電子系統(tǒng)設(shè)計(jì)；自頂向下設(shè)計(jì)方法

EDA技術(shù)是計(jì)算機(jī)技術(shù)與電子設(shè)計(jì)技術(shù)相結(jié)合的一門嶄新的技術(shù)，其涉及面廣，融合了電路系統(tǒng)、計(jì)算機(jī)應(yīng)用、微電子等多個(gè)學(xué)科。應(yīng)用EDA技術(shù)，電子系統(tǒng)設(shè)計(jì)的全過程都可依靠計(jì)算機(jī)來完成，大大縮短了電子電路設(shè)計(jì)的周期，提升了設(shè)計(jì)效率，滿足了市場需求。因此，分析EDA技術(shù)在電子系統(tǒng)設(shè)計(jì)中的應(yīng)用，對于基于EDA技術(shù)的電子系統(tǒng)設(shè)計(jì)的長足發(fā)展有著非常重要的現(xiàn)實(shí)意義。

一、EDA技術(shù)簡介

EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）的英文縮寫。EDA技術(shù)作為現(xiàn)代電子技術(shù)的核心，它以大規(guī)?？删幊踢壿嬈骷樵O(shè)計(jì)載體，以硬件描述語言HDL為系統(tǒng)邏輯描述的主要表達(dá)方式，以計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實(shí)驗(yàn)開發(fā)系統(tǒng)為設(shè)計(jì)開發(fā)工具，對設(shè)計(jì)文件自動(dòng)完成邏輯化簡、邏輯編譯、邏輯分割、邏輯綜合、布局布線，以及邏輯優(yōu)化和仿真測試，直至實(shí)現(xiàn)既定的電子系統(tǒng)功能。

二、EDA技術(shù)的產(chǎn)生背景與內(nèi)容

在20世紀(jì)后半期，隨著計(jì)算機(jī)和集成電路的迅速發(fā)展，專用集成電路設(shè)計(jì)難度不斷提升，電子設(shè)計(jì)周期日益縮短，電子系統(tǒng)設(shè)計(jì)面臨著嚴(yán)峻的考驗(yàn)。為了解決這一問題，電子設(shè)計(jì)人員需要新的設(shè)計(jì)方法和高層次的設(shè)計(jì)工具，而EDA技術(shù)就在這一現(xiàn)實(shí)背景下產(chǎn)生了。

EDA技術(shù)內(nèi)容豐富，涉及面廣。但從應(yīng)用的角度出發(fā)，應(yīng)了解和掌握以下四個(gè)方面的內(nèi)容：（1）、硬件描述語言；（2）、大規(guī)?？删幊踢壿嬈骷脑?、結(jié)構(gòu)及應(yīng)用；（3）、EDA工具軟件的使用；（4）、實(shí)驗(yàn)開發(fā)系統(tǒng)。在電子系統(tǒng)設(shè)計(jì)的過程當(dāng)中，EDA技術(shù)的這四個(gè)內(nèi)容依次扮演著表達(dá)方式、載體、設(shè)計(jì)工具、下載及硬件驗(yàn)證工具。

三、在電子系統(tǒng)設(shè)計(jì)中EDA技術(shù)的應(yīng)用

1、在電子系統(tǒng)設(shè)計(jì)中面向CPLD/FPGA的EDA設(shè)計(jì)流程

完整地了解利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)開發(fā)的流程對于正確地選擇和使用EDA軟件，優(yōu)化設(shè)計(jì)項(xiàng)目，提高設(shè)計(jì)效率十分有益。一個(gè)完整的EDA設(shè)計(jì)流程其基本步驟如下：第一，用一定邏輯表達(dá)手段將設(shè)計(jì)表達(dá)出來，以進(jìn)行源程序的編輯和編譯；第二，對設(shè)計(jì)輸入做邏輯綜合和優(yōu)化，進(jìn)而使其生成網(wǎng)表文件；第三，在選定的目標(biāo)器件中應(yīng)用適配器件完成邏輯映射操作；第四，用下載電纜或編程器將編程文件載入目標(biāo)芯片中；最后，要進(jìn)行硬件仿真和硬件測試，驗(yàn)證所設(shè)計(jì)的系統(tǒng)是否符合設(shè)計(jì)要求。同時(shí)在設(shè)計(jì)過程中要進(jìn)行有關(guān)軟件仿真，模擬有關(guān)設(shè)計(jì)結(jié)果與設(shè)計(jì)構(gòu)想是否相符。

2、EDA技術(shù)與傳統(tǒng)電子設(shè)計(jì)的比較

（1）傳統(tǒng)電子設(shè)計(jì)的弊端

傳統(tǒng)電子系統(tǒng)設(shè)計(jì)方法都是自底向上進(jìn)行設(shè)計(jì)的，手工設(shè)計(jì)占很大比重。設(shè)計(jì)過程中首先要確定可用的元器件，然后根據(jù)這些器件進(jìn)行邏輯設(shè)計(jì)，完成各模塊后進(jìn)行連接，最后形成系統(tǒng)。這種設(shè)計(jì)方法只是在對電路板進(jìn)行設(shè)計(jì)，通過設(shè)計(jì)電路板把具有固定功能的標(biāo)準(zhǔn)集成電路和元器件規(guī)劃在一起，從而實(shí)現(xiàn)系統(tǒng)功能，它存在很多缺點(diǎn)，比如：只有在設(shè)計(jì)出樣機(jī)或生產(chǎn)出芯片后才能進(jìn)行實(shí)測；在設(shè)計(jì)中，如果某處出現(xiàn)錯(cuò)誤，查找和修改十分不便；設(shè)計(jì)成果的可移植性較差；設(shè)計(jì)過程中將產(chǎn)生大量文檔，不易管理；對于復(fù)雜電路的設(shè)計(jì)、調(diào)試十分困難等。

（2）現(xiàn)代EDA技術(shù)的優(yōu)越性

采用EDA技術(shù)的現(xiàn)代電子產(chǎn)品與傳統(tǒng)電子產(chǎn)品的設(shè)計(jì)有很大區(qū)別?；贓DA技術(shù)的設(shè)計(jì)方法是自頂向下進(jìn)行的。設(shè)計(jì)工作從高層開始，采用完全獨(dú)立于目標(biāo)器件芯片物理結(jié)構(gòu)的硬件描述語言，對設(shè)計(jì)系統(tǒng)進(jìn)行基本功能或行為級(jí)的描述和定義，逐層描述，逐層仿真，在確保設(shè)計(jì)的可行性與正確性的前提下，完成功能確認(rèn)。

在電子技術(shù)飛速發(fā)展的今天，采用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，具有很多優(yōu)勢，比如：采用的“自頂向下”設(shè)計(jì)方法是一種模塊化設(shè)計(jì)方法，對設(shè)計(jì)的描述從上到下逐步由粗略到詳細(xì)，符合常規(guī)的邏輯思維習(xí)慣；采用完全獨(dú)立于目標(biāo)器件的硬件描述語言進(jìn)行設(shè)計(jì)，因此設(shè)計(jì)易于在各種集成電路工藝或可編程器件之間移植；由于高層設(shè)計(jì)同目標(biāo)器件無關(guān)，在設(shè)計(jì)最初階段，設(shè)計(jì)人員可以不受芯片結(jié)構(gòu)的約束，集中精力對產(chǎn)品進(jìn)行最適應(yīng)市場需求的設(shè)計(jì)，從而避免了傳統(tǒng)設(shè)計(jì)方法中的再設(shè)計(jì)風(fēng)險(xiǎn)，縮短了產(chǎn)品的上市周期；適合多個(gè)設(shè)計(jì)者同時(shí)進(jìn)行設(shè)計(jì)等。

四、結(jié)語

通過論述EDA技術(shù)在電子系統(tǒng)設(shè)計(jì)中的應(yīng)用，可以看出，EDA技術(shù)“自頂向下”的設(shè)計(jì)理念，使電子設(shè)計(jì)工程師開始實(shí)現(xiàn)“概念驅(qū)動(dòng)工程”的夢想，簡化了繁瑣的設(shè)計(jì)工作，極大地提高了系統(tǒng)設(shè)計(jì)的效率，能夠滿足現(xiàn)代電子系統(tǒng)的設(shè)計(jì)要求。21世紀(jì)是EDA技術(shù)的發(fā)展高速期，相信隨著科學(xué)技術(shù)水平的不斷進(jìn)步，在不久的將來，EDA技術(shù)必將突破電子設(shè)計(jì)范疇，進(jìn)入其他領(lǐng)域，EDA技術(shù)設(shè)計(jì)應(yīng)用必將取得更輝煌的成績。

參考文獻(xiàn)：

[1] 潘松，黃繼業(yè).EDA技術(shù)與VHDL（第3版）[M].北京：清華大學(xué)出版社，2009.9.

[2] 王平.EDA技術(shù)的電子系統(tǒng)設(shè)計(jì)[J].中國科技博覽，2011，（38）.

第5篇：集成電路設(shè)計(jì)的流程步驟范文

2009年4月24日。美國標(biāo)準(zhǔn)局(NIST)專家給出了云計(jì)算定義：云計(jì)算是一種按使用量付費(fèi)的模式，這種模式提供可用的、便捷的、按需的網(wǎng)絡(luò)訪問，進(jìn)入可配置的計(jì)算資源共享池(資源包括網(wǎng)絡(luò)，服務(wù)器，存儲(chǔ)，應(yīng)用軟件，服務(wù))，這些資源能夠被快速提供，只需投入很少的管理工作，或與服務(wù)供應(yīng)商進(jìn)行很少的交互。

自1997年Chellappa提出云計(jì)箕的第一個(gè)學(xué)術(shù)定義至今，云計(jì)算在各行業(yè)的應(yīng)用如火如荼，在中國卻是新興事物，其發(fā)展仍處于起步階段。按照IT(信息產(chǎn)業(yè))產(chǎn)業(yè)發(fā)展的一般規(guī)律，在IT產(chǎn)品或者解決方案的生命周期中，處于萌芽階段的中國云計(jì)算應(yīng)用仍然以偏硬件為主，應(yīng)用于EDA(電子設(shè)計(jì)自動(dòng)化)工作看起來仍然是遙不可及。實(shí)際上，IC(集成電路)設(shè)計(jì)先前是采用大型主機(jī)來計(jì)算設(shè)計(jì)參數(shù)和設(shè)計(jì)出相應(yīng)的芯片，如今是使用大量的服務(wù)器，對硬件的應(yīng)用只是規(guī)模的增加而已，IC設(shè)計(jì)使用的云計(jì)算也是laaS和Saas相結(jié)合的服務(wù)模式。

國家集成電路設(shè)計(jì)深圳產(chǎn)業(yè)化基地(SZICC)孵化的公司規(guī)模較小，最優(yōu)先考慮的是基礎(chǔ)設(shè)施的成本和效率以及開始產(chǎn)品設(shè)計(jì)的時(shí)間，以孵化器為平臺(tái)的云計(jì)算服務(wù)模式最適合其需求；而且，小公司的起步階段設(shè)計(jì)規(guī)模一般不大，Internet的帶寬相對而言比較容易滿足孵化器提供的云計(jì)算服務(wù)。同時(shí)，隨著跨國公司研發(fā)中心向中國的轉(zhuǎn)移，大的商業(yè)公司在向中國探索研發(fā)市場時(shí)，基地的云計(jì)算服務(wù)可以為這些公司提供更為便捷的選擇。最后，以IC基地為主導(dǎo)的產(chǎn)學(xué)研合作及IC基地眾多分園要求頻繁便利的IC設(shè)計(jì)相關(guān)培訓(xùn)，云計(jì)算是解決培訓(xùn)的最好選擇。

如何將云計(jì)算應(yīng)用到IC設(shè)計(jì)I域?本文以IC基地與國家超級(jí)計(jì)算深堋中心(簡稱超算中心)合作建立EDA云為例，探討利用云計(jì)算完成IC設(shè)計(jì)工作。

將云計(jì)算服務(wù)應(yīng)用于IC設(shè)計(jì)，最大的應(yīng)用I域是那些需要大量計(jì)算資源的項(xiàng)目，這些項(xiàng)目對CPu數(shù)量，內(nèi)存大小和存儲(chǔ)空間都有著巨大的需求，這是云計(jì)算的強(qiáng)項(xiàng)?？v觀IC設(shè)計(jì)流程，從最開始的想法實(shí)現(xiàn)(也就是我們常說的前端)，到最終的物理實(shí)現(xiàn)(也就是我們常說的后端)，在紛繁復(fù)雜的設(shè)計(jì)流程中，對運(yùn)算能力和存儲(chǔ)空間最為依賴的是仿真驗(yàn)證和設(shè)計(jì)規(guī)則一致性檢查兩個(gè)步驟、將超算中心強(qiáng)大的計(jì)算能力應(yīng)用到這兩個(gè)環(huán)節(jié)。即采用云計(jì)算來完善IC基地既有的IC設(shè)計(jì)流程，能提升整個(gè)IC設(shè)計(jì)的效率。

因此，云計(jì)算的主要應(yīng)用對象是大型的設(shè)計(jì)項(xiàng)目，越大的設(shè)計(jì)項(xiàng)目將會(huì)耗費(fèi)越大的計(jì)算資源，云計(jì)算提升的設(shè)計(jì)效率也就會(huì)越明顯。有統(tǒng)計(jì)數(shù)據(jù)顯示，在整個(gè)設(shè)計(jì)過程中，仿真驗(yàn)證和設(shè)計(jì)規(guī)則一致性檢查大約占整個(gè)設(shè)計(jì)周期的40％-50％左右的時(shí)間，不同的設(shè)計(jì)類型和電路規(guī)模，應(yīng)用云計(jì)算能將效率提升2-10倍，整個(gè)設(shè)計(jì)周期則有20％-45％左右的壓縮，明顯能減短產(chǎn)品面市時(shí)間，達(dá)到提升產(chǎn)品經(jīng)濟(jì)效益的目的。

IC基地主要承擔(dān)中小型企業(yè)產(chǎn)品大規(guī)模上市之前的孵化和成長，而中小企業(yè)的企業(yè)規(guī)模普遍不大，為了減小風(fēng)險(xiǎn)，其芯片的規(guī)模通常也不是太大、在IC基地所有孵化的企業(yè)中、絕大部分芯片的規(guī)模在1000萬門以下，超過1000萬門的項(xiàng)目不到20％、當(dāng)前IC基地的計(jì)算資源能夠滿足企業(yè)絕大部分的需求。但是云計(jì)算作為一門新興的應(yīng)用技術(shù)，我們堅(jiān)信它將會(huì)成為未來的發(fā)展方向。Gartner的統(tǒng)計(jì)表明在未來的5―10年中，25％的IC設(shè)計(jì)將會(huì)基于云計(jì)算應(yīng)用平臺(tái)開發(fā)設(shè)詩。

IC設(shè)計(jì)的整個(gè)流程錯(cuò)綜復(fù)雜，任何質(zhì)量和進(jìn)程管理過程中的疏忽都會(huì)造成最終的流片失敗。因此，作為IC企業(yè)的服務(wù)單位，如何將超算中心的優(yōu)良計(jì)算資源引入到目前的設(shè)計(jì)流程中，IC基地已經(jīng)完成了內(nèi)部的可行性論證。在目前IC基地成熟的設(shè)計(jì)基礎(chǔ)上，以IC基地為中心，配合當(dāng)前的管理體系，在仿真驗(yàn)證和設(shè)計(jì)規(guī)則一致性檢查環(huán)節(jié)，對可以支持并行計(jì)算的設(shè)計(jì)步驟，引入超算中心的云計(jì)算服務(wù)，提過設(shè)計(jì)效率，加大產(chǎn)品競爭力。

在提高設(shè)計(jì)效率的同時(shí)，設(shè)計(jì)的私密性和安全性也是IC設(shè)計(jì)企業(yè)最為關(guān)心和關(guān)注的內(nèi)容，因?yàn)镮C產(chǎn)品設(shè)計(jì)的最大成果就是數(shù)據(jù)。數(shù)據(jù)是由若干二進(jìn)制代碼組成的文件，與編譯完成的軟件產(chǎn)品類似，也是IC設(shè)計(jì)公司的最大財(cái)富。要實(shí)現(xiàn)云計(jì)算在IC設(shè)計(jì)方面的應(yīng)用，首先要解決的是云計(jì)算的數(shù)據(jù)安全(包括數(shù)據(jù)傳輸安全、數(shù)據(jù)隔離和數(shù)據(jù)殘留)問題。根據(jù)目前云計(jì)算安全技術(shù)特點(diǎn)，采取相應(yīng)的防范措施：在數(shù)據(jù)傳輸安全方面，用建立專線的方式避免數(shù)據(jù)頻繁加密給用戶帶來的麻煩并能保證數(shù)據(jù)的完整性；針對數(shù)據(jù)隔離和數(shù)據(jù)殘留，則可在超算中心專門劃出部分專用區(qū)域供IC設(shè)計(jì)用戶使用，避免與其他公共通用數(shù)據(jù)混雜，同時(shí)建議用戶只將需要大運(yùn)算量的任務(wù)在云中運(yùn)算，進(jìn)一步保護(hù)了用戶數(shù)據(jù)安全。

綜合以上因素，并結(jié)合IC基地和超算中心的特點(diǎn)，云計(jì)算在IC設(shè)計(jì)中的應(yīng)用可分為IC產(chǎn)品設(shè)計(jì)和IC培訓(xùn)兩種使用方式。圖2是使用IC基地軟件資源的設(shè)計(jì)公司利用云計(jì)算完成IC產(chǎn)品設(shè)計(jì)，即云計(jì)算在IC設(shè)計(jì)中的應(yīng)用。

圖2中左邊部分的區(qū)域代表SZICC的IC設(shè)計(jì)客戶端和lICense(許可)服務(wù)器，他們同時(shí)連接到VPN(VirtualPrivate Network，虛擬專用網(wǎng)絡(luò))，通過專線與超算中心的VPN連接、并接入到廣大服務(wù)器。當(dāng)然，這一過程需要云用戶管理軟件配合來完成。

SZICC的用戶使用本地資源將IC設(shè)計(jì)任務(wù)按計(jì)算量大小分解，計(jì)算量小的例如代碼編輯、物理版圖編輯等工作使用本地資源，同時(shí)也能滿足這類工作需要人機(jī)交互頻繁的特點(diǎn)。當(dāng)仿真、物理驗(yàn)證等運(yùn)算量大的工作需要使用大量計(jì)算資源時(shí)，用戶利用云用戶管理軟件發(fā)出資源使用請求，云端根據(jù)用戶請求自動(dòng)分配計(jì)算資源，并從SZICC服務(wù)器上取得所需軟件lICense(許可)，開始后臺(tái)處理，工作完成時(shí)，返回仿真或驗(yàn)證結(jié)果到SZICC本地機(jī)供用戶使用。

另一個(gè)應(yīng)用是IC設(shè)計(jì)培訓(xùn)。相對于IC產(chǎn)品設(shè)計(jì)而言，IC培訓(xùn)過程的數(shù)據(jù)安全問題就不值一提，當(dāng)然也無需將實(shí)驗(yàn)過程分解，因此，培訓(xùn)的所有上機(jī)實(shí)驗(yàn)都可以利用云計(jì)算完成。

圖3清晰地描述了培訓(xùn)實(shí)驗(yàn)利用云計(jì)算的情況。SZICC提供學(xué)員使用終端和軟件(許可)，軟件及其使用環(huán)境和實(shí)驗(yàn)數(shù)據(jù)都放在超算中心的云端，學(xué)員利用云用戶管理交互界面(圖4“云計(jì)算用戶界面”所示)在云端完成的實(shí)驗(yàn)過程。

第6篇：集成電路設(shè)計(jì)的流程步驟范文

關(guān)鍵字:軟硬件聯(lián)合仿真,Veloce ,IC,TBX,Hdllink,ICE

1前言

在現(xiàn)代集成電路設(shè)計(jì)中,集成電路工藝的突飛猛進(jìn)和IP復(fù)用技術(shù)越來越成熟,使得高度集成化、系統(tǒng)化、大規(guī)?；呀?jīng)成為集成電路一個(gè)發(fā)展趨勢。在這種趨勢下,芯片的功能越來越復(fù)雜,研發(fā)周期也越來越長。往往在現(xiàn)實(shí)中,我們遇到的問題不是如何保證芯片設(shè)計(jì)的順利實(shí)現(xiàn),而是如何在最短的時(shí)間之內(nèi)驗(yàn)證芯片功能的正確性,并及時(shí)開發(fā)出相應(yīng)的系統(tǒng)軟件,因此如何提高大規(guī)模,超大規(guī)模芯片系統(tǒng)的驗(yàn)證效率,縮短軟件開發(fā)的周期已經(jīng)成為大規(guī)模芯片設(shè)計(jì)正在關(guān)注和急需解決的問題。

傳統(tǒng)的驗(yàn)證技術(shù)中,主要采用兩種手段。

一種是基于EDA工具(Simulator)的仿真驗(yàn)證。這種驗(yàn)證方式是基于軟件平臺(tái)的,優(yōu)點(diǎn)是使用方便,便于問題定位和調(diào)試。但是當(dāng)被驗(yàn)證的設(shè)計(jì)的規(guī)模變得很大,到達(dá)上百萬門甚至上千萬門的時(shí)候,仿真速度將會(huì)急劇下降,已經(jīng)不再滿足芯片開發(fā)時(shí)間上的需求。

另外一種是基于FPGA(Emulator)的仿真驗(yàn)證。這種驗(yàn)證方式是基于硬件的,優(yōu)點(diǎn)是速度快,可以進(jìn)行長時(shí)間測試向量的測試,還可以測試芯片的一些性能參數(shù)。但是FPGA仿真需要事先定制相應(yīng)的FPGA板,并且由于FPGA的規(guī)模有限,對于超大規(guī)模,尤其是多核的SOC系統(tǒng),FPGA已經(jīng)無法勝任

在傳統(tǒng)的芯片系統(tǒng)開發(fā)流程中,軟件總是在芯片流片回來后才完成開發(fā)或者測試的,這將極大的延遲芯片投放市場的時(shí)間,影響產(chǎn)品的競爭力。

Veloce 硬件加速仿真平臺(tái)綜合了傳統(tǒng)的EDA仿真和FPGA仿真的優(yōu)點(diǎn),可以實(shí)現(xiàn)像EDA工具一樣的debug同時(shí)也具備較高的仿真速度。其大容量和通用性成功的解決了千萬門級(jí)的多核系統(tǒng)的驗(yàn)證問題,同時(shí)Veloce 硬件加速ICE模式可以和JTAG調(diào)試工具聯(lián)合使用,實(shí)現(xiàn)軟硬件聯(lián)合仿真和并行開發(fā)

海思半導(dǎo)體的A項(xiàng)目是一個(gè)超大規(guī)模的多核系統(tǒng),通過運(yùn)用Mentor Graphics的Veloce平臺(tái),成功實(shí)現(xiàn)了芯片系統(tǒng)的功能驗(yàn)證和軟硬件的并行開發(fā)。

2Veloce加速平臺(tái)簡介

Veloce硬件加速平臺(tái)是Mentor Graphics公司開發(fā)的一個(gè)業(yè)界先進(jìn)的高速,通用化,大容量,可視化,便于debug,多用戶,多模式的仿真驗(yàn)證平臺(tái)。

通用化大容量:目前最高可支持1.28億門的設(shè)計(jì),不需要定制,可適用于任何架構(gòu)的數(shù)字芯片系統(tǒng)。能很好解決超大規(guī)模多核芯片系統(tǒng)的驗(yàn)證和軟硬件協(xié)同仿真。

高速性:仿真速度可達(dá)到1M到1.5M,可在短時(shí)間內(nèi)執(zhí)行大量用例,更快的發(fā)現(xiàn)邏輯的錯(cuò)誤,適合隨機(jī)測試和用例回歸。

快速化編譯:可支持VHDL、Verilog,以及混合語言的輸入,高度可靠和自動(dòng)的編譯器,大約1500萬門每小時(shí)。

信號(hào)100%可視:內(nèi)置最大16G的trace memory,設(shè)計(jì)中的所有信號(hào)100%可見,

強(qiáng)大的debug能力:Veloce硬件加速平臺(tái)具有友好的圖形界面,能夠像EDA工具一樣對所有信號(hào)在任何時(shí)間點(diǎn)進(jìn)行debug。提供多種類EDA工具一樣的debug方式,包括

斷言(Assertion)

源文件設(shè)置斷點(diǎn)(Break Pointing On RTL Source Line)

檢測點(diǎn)保存和恢復(fù)(Check Point Save-n-Restore)

查看寄存器級(jí)電路(Path Browser)

波形比較(Waveform Comparison)

信號(hào)trigger(Trigger On RTL Signals)

觀察波形(Waveform Viewer)

查看電路原理圖(Schematic Browser)

單步調(diào)試(Step Debug)

多用戶:最大可支持四個(gè)用戶,可實(shí)現(xiàn)多用戶同時(shí)進(jìn)行驗(yàn)證仿真

多模式:提供三種模式,分別為Co-Simulation(Hdllink)、Co-Modeling(TBX)、Emulation(ICE)

Hdllink原理如圖 1所示。在Hdllink模式下,Testbench在Workstation端的軟件仿真器運(yùn)行,可綜合部分的Testbench及DUT(Design Under Test),綜合后加載到硬件加速器中,Workstation和Veloce之間通過Co-model卡進(jìn)行通信。

Hdllink模式的加速倍數(shù)在5到15倍之間。該模式支持VCS,NC-Verilog,Questasim仿真器。傳統(tǒng)的EDA仿真環(huán)境基本不用做修改即可切換到Hdllink模式進(jìn)行加速仿真。

TBX原理如圖 2所示。和Hdllink模式的不同點(diǎn)在于,Hdllink模式是基于Signal級(jí)的交互,而TBX模式是基于事物級(jí)或者Transaction的交互。

Hdllink中時(shí)序部分的Testbench(比如monitor,driver),用可綜合的SV語言(XRTL)改寫后,和Design一起加載到了Veloce中;而非時(shí)序部分的Testbench仍然放在Workstation中。Workstation和veloce中通過Co-model卡進(jìn)行通信

TBX模式中,非時(shí)序部分的Testbench和時(shí)序部分的Testbench之間通過TBX interface通信。如果Untimed部分是SV,則TBX接口是TLM Interface和XTL LIB;如果是C/C++/SC則通過transaction Interface(DPI接口)通信

TBX模式的加速倍數(shù)在幾十倍到幾百倍之間。該模式支持Questasim仿真器。

ICE原理圖如圖 3所示。ICE模式和前兩者最大的不同是沒有Testbench。測試向量來自和Veloce相連的外設(shè)。ICE模式下Workstation將測試向量通過IOBOX發(fā)送到Veloce。圖3中的是用Jtag做外設(shè),通過Jtag仿真器和IOBOX進(jìn)行Jtag調(diào)試。

ICE模式的加速倍數(shù)在幾百到上千倍之間。

Veloce的三種應(yīng)用模式可以應(yīng)用于無線、媒體以及嵌入式等眾多領(lǐng)域。

3Veloce的基本流程

Veloce的三種模式雖然有所不同,但是基本流程大致一樣,分別為庫單元映射、編譯、仿真及調(diào)試四個(gè)步驟。

3.1 庫映射

這一步,主要是建立物理庫,并把邏輯庫映射到物理庫。

3.2 編譯

編譯分為六個(gè)步驟

Analyze:分析輸入的源文件(包括SV,Verilog,Vhdl)的類型以及部分語法錯(cuò)誤。

Rtlc:對源文件進(jìn)行編譯,將源文件轉(zhuǎn)化為Veloce識(shí)別的門級(jí)網(wǎng)表,并生成相應(yīng)report文件和用于debug的庫。作為RTLC的輸入文件可以是SV,Verilog,Vhdl或者混合語言,也可以是verilog的門級(jí)網(wǎng)表。

Velsyn:將RTLC生成的門級(jí)網(wǎng)表分割后,生成布局布線所需要的庫文件,并進(jìn)行相關(guān)的時(shí)序分析和生成dump波形所需要的庫文件。Velsyn開始前,需要設(shè)定時(shí)序(Timing Specification),端口映射(IO mapping),相關(guān)Memory初始化設(shè)置,以及其它用于調(diào)試的report文件的設(shè)置。

Velcc:用Velsyn生成的庫文件完成對各個(gè)AVB板上各個(gè)FPGA芯片的布局布線。

Velgs:進(jìn)行最后的時(shí)序分析,產(chǎn)生veloce仿真所需要的各個(gè)事件和資源調(diào)度的時(shí)序信息。

Ssrcc:針對AVB板上的每一個(gè)FPGA dump波形做一些分析。

3.3 仿真

仿真步驟如下,前五步是必須的步驟,后面幾步為可選項(xiàng)。

connect:選擇要連接的加速器,建立目標(biāo)設(shè)備和加速器之間的連接。

configure:將編譯好的設(shè)計(jì)代碼加載到Veloce的FGPA芯片中。

targetpower ignore:將Veloce的所有的IO設(shè)置成高阻態(tài)。

enableio:將Veloce和目標(biāo)設(shè)備以及IOBOX的連接使能。

run:運(yùn)行仿真。

download memory:將二進(jìn)制程序加載到Memory中。

upload memory:讀取Memory的值。

upload waveform:Dump波形。

download trigger:加載Trigger文件。

3.4 調(diào)試

如果仿真中發(fā)現(xiàn)錯(cuò)誤,就要進(jìn)行Debug。

4 Veloce在千萬門級(jí)

多核芯片系統(tǒng)中的應(yīng)用

A項(xiàng)目是一款超大規(guī)模的SOC芯片。在驗(yàn)證仿真中面臨著如下挑戰(zhàn):

1)芯片規(guī)模巨大,又是多核,傳統(tǒng)的EDA工具無法在項(xiàng)目規(guī)劃的時(shí)間內(nèi)完成芯片的驗(yàn)證。

2)現(xiàn)有FPGA不僅無法容納如此大規(guī)模的芯片系統(tǒng),而且也無法解決多核驗(yàn)證的問題。

3)軟硬件需要并行開發(fā),縮短項(xiàng)目周期。軟件人員缺乏軟件測試的平臺(tái)。

而Mentor 公司的Veloce驗(yàn)證平臺(tái)不僅具有通用化和1.2億門的容量,而且具有比EDA工具快100-1000倍的速度,最重要的是它的Isolve系列產(chǎn)品(Isolve Uart-Jtag,Isolve Ethernet,Isolve Arm,Isolve PCIE)可以為軟件提供調(diào)試接口,因此在實(shí)際項(xiàng)目中,我們采用了Veloce驗(yàn)證平臺(tái)和Jtag聯(lián)合調(diào)試方案,解決了該款芯片多核驗(yàn)證和軟硬件協(xié)同仿真的難題

下面將以A項(xiàng)目為例,介紹Veloce在項(xiàng)目中的一些具體應(yīng)用

4.1 驗(yàn)證平臺(tái)結(jié)構(gòu)

圖 4是A項(xiàng)目軟硬件協(xié)同仿真的平臺(tái)結(jié)構(gòu)圖。

Workstation中裝有Veloce調(diào)試軟件和Jtag的調(diào)試軟件。Veloce的調(diào)試軟件用來對設(shè)計(jì)源文件進(jìn)行編譯,綜合,將綜合后的網(wǎng)表加載到Veloce中,以及download、upload memory,debug等等。

Workstation中的Jtag調(diào)試軟件,用來將相應(yīng)的C程序編譯成二進(jìn)制碼,通過IOBOX加載到Design中,并對輸出數(shù)據(jù)做相應(yīng)的比對處理。

4.2 驗(yàn)證仿真流程

第一步:將Design中的Memory替換成能被Veloce綜合的Memoy。

第二步:裁減掉Design中不可綜合部分如PLL,去除頂層處Jtag的其它IO,外部加全芯片WRAP。

第三步:將RTL級(jí)設(shè)計(jì)源文件進(jìn)行編譯、綜合、布局布線,生成可加載到Veloce中FPGA芯片中的庫文件。這一步在綜合階段要指明Jtag仿真器的管腳和IOBOX上IO的對應(yīng)連接關(guān)系。編譯可以在Bach Mode下,也可以在GUI Mode下。

圖 5是Bach Mode下的編譯腳本。

圖 6是GUI Mode下的編譯界面。

RTLC_OPTIONS = -allow_4ST 是在Rtlc階段的一個(gè)編譯選項(xiàng),表示允許Veloce仿真中使用四態(tài)仿真,而傳統(tǒng)的FPGA只允許兩態(tài)仿真。

VELSYN_OPTIONS = -NFfi vmw.nfl-Dump c0 c0.dump 是Velsyn階段的一個(gè)選項(xiàng),-NFfi用來消除綜合過程中出現(xiàn)的組合邏輯環(huán)路;-Dump c0 c0.dump表示將所有的綜合過程中遇到的組合邏輯環(huán)路的信息都記錄在c0.dump文件中。

VELSYN_POD_FILE = vmw.pod是Velsyn階段中的一個(gè)選項(xiàng),用來指明IO口和pin腳的對應(yīng)關(guān)系。

VELOCE_MACH_LIST=machine.lish表示采取分布式編譯方式編譯源文件。另外Veloce還支持vnq方式編譯,在本項(xiàng)目中未使用。

第四步:將設(shè)計(jì)加載到Veloce中。

第五步:download memory。

第六步:用run命令使邏輯開始運(yùn)行。

第七步:將待調(diào)試的C程序編譯成二進(jìn)制代碼通過Jtag仿真器,IOBOX加載到設(shè)計(jì)中。

第八步:upload memory ,將相應(yīng)的memory中的數(shù)據(jù)存放在文件中。

第九步:check 仿真結(jié)果是否正確。

第十步:如果結(jié)果正確繼續(xù)執(zhí)行其它用例。如果結(jié)果錯(cuò)誤,重新運(yùn)行仿真到第三步后編寫好trigger 文件,download trigger,dump波形進(jìn)行debug;也可以通過Jtag打印相關(guān)信息進(jìn)行debug。

4.3 應(yīng)用經(jīng)驗(yàn)

4.3.1 多時(shí)鐘設(shè)置

大規(guī)模的SOC系統(tǒng)中不可避免的涉及多時(shí)鐘域設(shè)計(jì)。因此必須在Velsyn這一步指明各個(gè)時(shí)鐘之間的關(guān)系。

對于有明顯倍數(shù)關(guān)系的時(shí)鐘,Veloce有兩種設(shè)置時(shí)鐘的方法,一種是采用GUI界面,一種是直接編寫vmw.clk文件。

圖 7是時(shí)鐘設(shè)置的GUI界面。從圖上可以看出有兩個(gè)時(shí)鐘clk_61P44M和clk_30P72M,兩個(gè)時(shí)鐘是二分頻的關(guān)系。

圖 8是vmw.clk文件。文件中的第1行,表示只有一個(gè)時(shí)鐘域;第3行和第4行表示時(shí)鐘域1有兩個(gè)時(shí)鐘。第5行表明兩個(gè)時(shí)鐘的相位關(guān)系。

對于沒有明顯倍數(shù)關(guān)系的時(shí)鐘,需要編寫相應(yīng)的分頻電路,只對被分頻的主時(shí)鐘按照上面兩種方式進(jìn)行設(shè)置。

4.3.2 Download Memory

在A項(xiàng)目軟硬件聯(lián)合仿真中,部分軟件程序是編譯好后,存放在設(shè)計(jì)中的相應(yīng)memory中的,這部分程序通過Jtag下載比較麻煩。我們采用的方法是用Veloce中自帶的download memory功能,直接將二進(jìn)制代碼加載到相應(yīng)的memory中。

圖 9 為download memory GUI界面。

4.3.3 Upload Memory

在A項(xiàng)目中,仿真的結(jié)果存儲(chǔ)在memory中,需要讀取出來后,才能對結(jié)果進(jìn)行比對。

我們采用的方法是用Veloce中自帶的upload memory功能,將memory中的數(shù)據(jù)讀出來進(jìn)行比對。

圖 10為upload memory GUI界面。

4.3.4 Trigger and Upload Waveform

在對A項(xiàng)目SOC系統(tǒng)的軟硬件聯(lián)合仿真進(jìn)行debug的時(shí)候,由于仿真時(shí)間一般都比較長,再加上芯片規(guī)模大,如果不能準(zhǔn)確的在錯(cuò)誤發(fā)生的時(shí)間段內(nèi)dump波形,不僅會(huì)使dump的波形巨大仿真速度降低,造成時(shí)間和硬盤資源的浪費(fèi),有時(shí)候還會(huì)丟失相關(guān)的debug信息,導(dǎo)致debug失敗。

在A項(xiàng)目的debug過程中,我們采取信號(hào)Trigger和Upload Waveform相結(jié)合的方式。

在確定好邏輯可能出錯(cuò)的地方以后,根據(jù)相關(guān)信號(hào)編寫好trigger文件,然后在仿真的時(shí)候?qū)rigger文件加載到仿真器中。當(dāng)trigger被觸發(fā)以后,即開始dump波形,trigger結(jié)束的時(shí)候,停止dump波形,并用upload waveform功能,將波形從Veloce內(nèi)置的trace memory中讀出來存在硬盤上,通過wave viewer工具查看波形。

圖 11 是編寫的trigger文件。可以看出這個(gè)trigger文件有S0-S3四個(gè)狀態(tài)。

圖 12 是用Veloce的GUI界面download trigger以及download 成功后顯示的trigger的狀態(tài)轉(zhuǎn)移圖。

4.4 仿真性能比較

表 1是EDA驗(yàn)證平臺(tái)、FPGA+Jtag驗(yàn)證平臺(tái)、Veloce+Jtag驗(yàn)證平臺(tái)三種平臺(tái)在仿真速度、Debug手段以及能否進(jìn)行軟硬件協(xié)同仿真三方面的比較。

從表中可以看出,Veloce很好的平衡了EDA工具的Debug能力強(qiáng)和FPGA仿真速度快的優(yōu)勢,尤其是在超大規(guī)模的SOC軟硬件聯(lián)合仿真方面發(fā)揮著巨大的作用。

5結(jié)論

在大規(guī)模SOC系統(tǒng)功能驗(yàn)證和軟硬件聯(lián)合仿真中,Veloce驗(yàn)證平臺(tái)和Jtag聯(lián)合仿真的解決方案,可以大大縮短驗(yàn)證周期,同時(shí)也實(shí)現(xiàn)了軟硬件的并行開發(fā),為項(xiàng)目的研發(fā)爭取了寶貴的時(shí)間。另外Veloce還具有非常友好強(qiáng)大的圖形界面以及多樣化的debug功能,大容量,通用化。

Mentor Graphics 的Veloce硬件加速驗(yàn)證平臺(tái)結(jié)合了EDA工具的強(qiáng)大的debug功能和FPGA原型驗(yàn)證的速度,在A項(xiàng)目SOC系統(tǒng)功能驗(yàn)證和軟硬件聯(lián)合仿真中發(fā)揮了巨大的作用。

第7篇：集成電路設(shè)計(jì)的流程步驟范文

一種有效的實(shí)驗(yàn)用波帶片的制作方法，詳細(xì)說明了波帶片的設(shè)計(jì)與制作過程以及各步驟的注意事項(xiàng)，并由實(shí)驗(yàn)給出了測試結(jié)果。

【關(guān)鍵詞】

波帶片；設(shè)計(jì)制作

1引言

隨著制造業(yè)的發(fā)展對加工精度提出了越來越高的要求，傳統(tǒng)機(jī)床加工精度已經(jīng)遠(yuǎn)遠(yuǎn)不能滿足飛速發(fā)展的的要求，使得微納加工的應(yīng)用領(lǐng)域得到了很大拓展。首先是應(yīng)用于軍事領(lǐng)域，然后被廣泛地推廣至各個(gè)領(lǐng)域。其中電子束光刻技術(shù)是推動(dòng)微米電子學(xué)和微納米加工發(fā)展的關(guān)鍵技術(shù)，尤其在納米制造領(lǐng)域中起著不可替代的作用，包括利用電子束直寫技術(shù)制作波帶片。

在慣性約束聚變（ICF）中微米、亞微米級(jí)空間分辨的X光成像技術(shù)是很重要的等離子體診斷技術(shù)之一。目前用于ICF實(shí)驗(yàn)中高分辨靶源輻射成像的方法主要有：針孔成像、掠入射顯微成像、編碼成像、波帶片成像等。前三種成像技術(shù)完全基于幾何光學(xué)理論和嚴(yán)格限制高級(jí)衍射。所以他們的分辨率都不能達(dá)到深亞微米的水平，文獻(xiàn)報(bào)道目前只有微波片成像技術(shù)可以達(dá)到5um的空間分辨率，以滿足人們的對分辨率的要求。

2微波帶片的制作原理

微波帶片是一種特殊的光學(xué)透鏡，它是通過衍射特性對光束進(jìn)行聚焦的，不是利用器件對光的折射特性進(jìn)行工作。波帶片成像技術(shù)能夠獲得深亞微米、納米級(jí)的實(shí)驗(yàn)水平。微聚焦波帶片成像和其他方法相比，具有空間分辨率高、聚光效率高、應(yīng)用范圍廣等特點(diǎn)。這種成像技術(shù)的分辨率完全依賴于微波帶片最外環(huán)的寬度，通常系統(tǒng)所能獲得的極限分辨率是微波帶片最外環(huán)寬度的1.22倍。如果波帶片的最外環(huán)寬度是25cm，就可以達(dá)到30cm的高空間分辨率。

波帶片制作方法主要有機(jī)械刻劃、激光全息光刻、電子束直寫等。機(jī)械刻劃條件極為苛刻，不僅時(shí)間長而且精度不高，很難刻劃出亞微米的線條。激光全息光刻雖然能夠制作出深亞微米水平的微波帶片，但是它的控制精度和分辨率不能與電子束直寫相比較。但是，電子束制作可以制作出納米級(jí)的高分辨率圖形，卻不能夠制作高寬比的圖形。對于微波帶片的制作，采用陰陽圖形互換技術(shù)，即電子束直寫和同步輻射X射線光刻技術(shù)混合的光刻方法，充分利用上述兩種光刻技術(shù)的優(yōu)點(diǎn)避免他們各自的缺點(diǎn)，先使用電子束直寫方法制作低低寬比的陽圖形（大面積為透光圖形）微波帶片，然后用同步輻射X射線光刻技術(shù)復(fù)制高高寬比的陰圖形（大面積為不透光圖形）微波帶片。

同步輻射X射線之所以被用于光刻，是因?yàn)閄射線能在很厚的材料上定義出分辨率非常高的圖形。由于X射線波長極短，為0.01～10nm數(shù)量級(jí)，因此分辨率相當(dāng)高，同步輻射X射線光刻是一種非常好的可用于100nm以下分辨率的光刻技術(shù)，且能在這個(gè)波段范圍內(nèi)穿透絕大多數(shù)材料。同步輻射X射線光刻能得到非常大的光刻線條高寬比，這對滿足后步光刻圖形的轉(zhuǎn)移及加工的要求非常重要。

3為波帶片數(shù)據(jù)處理

目前常規(guī)集成電路設(shè)計(jì)工具軟件中的圖形編輯器較難處理圓弧和任意函數(shù)曲線等復(fù)雜圖形，并且圖形生成器所產(chǎn)生的任意一個(gè)多邊形的頂點(diǎn)數(shù)不得超過200個(gè)點(diǎn)，這樣對于制作高分辨率的波帶片就形成了一個(gè)障礙。實(shí)際應(yīng)用中對于波帶片質(zhì)量的要求極高，如果僅僅制作由200個(gè)點(diǎn)構(gòu)成的圓環(huán)，那么最終得到的圖形就是一個(gè)還有很多棱角的圖形，失去了圓環(huán)的性質(zhì)和功能不能滿足高分辨率成像的要求。由于制作高分辨率的波帶片，特征線條尺寸很小，數(shù)據(jù)量會(huì)很大，如果采用手工通過一個(gè)個(gè)扇形環(huán)面拼接的話，工作量會(huì)非常巨大，不好實(shí)現(xiàn)而且容易出錯(cuò)，準(zhǔn)確度也很難控制。所以我們可以利用如下方法處理圓環(huán)。首先將要繪制的每一個(gè)圓環(huán)分成n份，然后再將每一份分成90份這樣就用182個(gè)點(diǎn)表示一個(gè)多邊形，根據(jù)實(shí)驗(yàn)要求的精度和條件，選取不同的n值，理論上n值越大越逼近圓環(huán)，誤差就越?。蝗欢绻鹡值過大，多邊形的拼接處就會(huì)越多，臨近效應(yīng)就越顯著，反而帶來不好的影響，并且會(huì)使數(shù)據(jù)量劇增，給處理帶來很大的麻煩。

在實(shí)驗(yàn)中通過宏文件將每一個(gè)圓環(huán)分成40份，每一份都用182個(gè)頂點(diǎn)來表示，最終很好地消除了棱角和“鼓包”的現(xiàn)象，得到很好的實(shí)驗(yàn)結(jié)果。“鼓包”是由于電子束系統(tǒng)雙曝光造成的。電子束處理兩個(gè)相鄰的圖形時(shí)，對于交接處電子束要進(jìn)行兩次曝光，從而造成這些地方曝光劑量過大，形成鼓包。

4制作流程

圖1電子束制作微波帶片掩模流程圖

具體的制作工藝流程如圖1所示。利用低壓化學(xué)氣相沉積方法，在900℃下將SiH2Cl2/NH3的混合氣體通入管道中，在硅片兩面同時(shí)淀積所需要的2um厚的氮化硅薄膜。將正性抗蝕劑旋涂在硅片的正反兩面，使用常規(guī)的光刻技術(shù)，進(jìn)行曝光，再使用反應(yīng)離子刻蝕機(jī)，利用SF6氣體在片子的背面刻出所需要的SiNx窗口，利用化學(xué)濕法腐蝕法將背面的體硅去掉，留下自支撐的氮化硅薄膜。利用電子束蒸發(fā)設(shè)備在片子的正面分別形成8nm厚的鉻層和15nm厚的金層。在硅片的正面旋涂正性抗蝕劑，利用電子束曝光機(jī)進(jìn)行直寫，再經(jīng)過電鍍、去膠、打底金、漂鉻等工藝就得到所要制作微波帶片的掩模。然后，利用得到的掩模進(jìn)行同步輻射X射線光刻復(fù)制。

5實(shí)驗(yàn)結(jié)果

成功地實(shí)現(xiàn)了陰陽圖形互換技術(shù)。首先，利用電子束直寫成功制成了陽圖形微波帶片，然后用同步輻射X射線光刻技術(shù)復(fù)制成功陰圖形（大面積為不透光圖形）微波帶片。

第8篇：集成電路設(shè)計(jì)的流程步驟范文

文章編號(hào)：1005-913X（2015）08-0008-02

一、引言

繼上個(gè)世紀(jì)制造業(yè)成功全球大轉(zhuǎn)移之后，伴隨國際服務(wù)貿(mào)易的迅速發(fā)展，服務(wù)全球化已成為經(jīng)濟(jì)全球化的主導(dǎo)力量，國際服務(wù)外包也成為新一輪全球產(chǎn)業(yè)大革命的趨勢。服務(wù)外包是指企業(yè)將價(jià)值鏈中原本由自身提供的具有基礎(chǔ)性的、共性的、非核心的業(yè)務(wù)外包給其他企業(yè)外部專業(yè)服務(wù)提供商來完成，以達(dá)到降低成本、增強(qiáng)企業(yè)核心競爭力的經(jīng)濟(jì)活動(dòng)。服務(wù)外包業(yè)按提供的服務(wù)內(nèi)容，可分為商業(yè)流程外包（BPO）、信息技術(shù)外包（ITO） 和知識(shí)流程外包（KPO）。

據(jù)麥肯錫預(yù)測，2020年，全球服務(wù)外包市場整體收入將超過一百五十萬億美元。在此趨勢下，國際服務(wù)主要發(fā)包國一直在尋求最佳承接國以擴(kuò)展其市場和提高國際競爭力。同時(shí)，廣大服務(wù)外包承接國也紛紛制定相關(guān)政策以抓住這個(gè)巨大發(fā)展機(jī)遇。中國作為新興的國際服務(wù)外國承接國，雖在近幾年發(fā)展迅速，但與印度等主要承包國家相比仍有一定的差距，需要進(jìn)一步完善。

二、印度服務(wù)外包相關(guān)政策

（一）優(yōu)惠的稅收和外資政策

制定優(yōu)惠的稅收和外資政策，可以為承接離岸服務(wù)外包提供寬松的環(huán)境。印度政府在1986年就制定了《計(jì)算機(jī)軟件出口、軟件發(fā)展和軟件培訓(xùn)政策》，對從事IT外銷的企業(yè)給予特別的優(yōu)惠政策。例如，對從事該行業(yè)的企業(yè)所得稅實(shí)行5年減免5年減半，再投資部分3年減免等優(yōu)惠。上世紀(jì)90年代，印度進(jìn)一步推出“零賦稅”政策，出口軟件全部免稅，對生產(chǎn)的軟件產(chǎn)品不征收流轉(zhuǎn)稅。2000年3月起，印度政府在全國批準(zhǔn)設(shè)立140個(gè)經(jīng)濟(jì)特區(qū)，企業(yè)在10年期滿后還可通過經(jīng)濟(jì)特區(qū)政策延續(xù)享受稅收優(yōu)惠。2004年2月，印度政府了一項(xiàng)稅收聲明，為避免雙重征稅，跨國公司將其非核心業(yè)務(wù)外包至印度享受免稅。據(jù)有關(guān)資料顯示，在印度發(fā)展服務(wù)外包的成本要比中國低30%左右，企業(yè)負(fù)擔(dān)基本上是“零稅賦”，這在相當(dāng)大程度上形成了承接服務(wù)外包的成本優(yōu)勢（唐宜紅、陳非凡，2007）。為促進(jìn)出口，印度頒布了《2005年經(jīng)濟(jì)特區(qū)法案》，對經(jīng)濟(jì)特區(qū)建設(shè)及特區(qū)內(nèi)的企業(yè)實(shí)行第一個(gè)五年免交全部所得稅、第二個(gè)五年內(nèi)減免50%所得稅、第三個(gè)五年免除再投資收益稅收等優(yōu)惠政策。印度這些優(yōu)惠的稅收政策，吸引了大批的跨國金融機(jī)構(gòu)，均選擇印度作為外包的東道國。在目前的全球外包產(chǎn)業(yè)格局中，印度是最大的接包國家，其接包規(guī)模接近中國接包規(guī)模的十倍。

（二）嚴(yán)密的知識(shí)產(chǎn)權(quán)保護(hù)

主要軟件發(fā)包商在選擇承包商時(shí)，對于東道國的管理水平、商務(wù)和法律的國際規(guī)范有著很高的要求，尤其是對知識(shí)產(chǎn)權(quán)的保護(hù)問題。1847年印度頒布了第一部《版權(quán)法》，其后進(jìn)行了多次修訂。1994年和1999年兩次修訂《版權(quán)法》，實(shí)現(xiàn)了與WTO中《與貿(mào)易有關(guān)的知識(shí)產(chǎn)權(quán)保護(hù)協(xié)議》的完全接軌。印度還注重檢查知識(shí)產(chǎn)權(quán)保護(hù)的執(zhí)行效果： 1991年11月，印度組建了版權(quán)實(shí)施顧問委員會(huì)；1999年和2000年先后頒布了《國際版權(quán)規(guī)則》和《信息技術(shù)法》，對非法傳播計(jì)算機(jī)病毒、復(fù)制軟件等違法行為都規(guī)定了具體的懲治條款；2003年9月，成立了知識(shí)產(chǎn)權(quán)申訴委員會(huì)，負(fù)責(zé)受理專利、商標(biāo)、設(shè)計(jì)及商標(biāo)等案件的申訴；2004年，印度專利局從社會(huì)擇優(yōu)錄取了63名專利審查官，并送往國家知識(shí)產(chǎn)權(quán)學(xué)院進(jìn)行上崗前培訓(xùn)；2005年，印度開始實(shí)施新的專利法，知識(shí)產(chǎn)權(quán)制度與國際體系全面接軌。在世紀(jì)末相繼通過了《版權(quán)法》《信息技術(shù)法》和《半導(dǎo)體集成電路設(shè)計(jì)法》。這些措施強(qiáng)化了保護(hù)知識(shí)產(chǎn)權(quán)的執(zhí)行力度，使得印度軟件外包企業(yè)建立了良好的國際信譽(yù)。

（三）先進(jìn)的科技園區(qū)建設(shè)政策

印度等主要服務(wù)外包承接國都設(shè)立了科技園區(qū)，并在這些地區(qū)提供了非常寬松的貿(mào)易和投資環(huán)境，為服務(wù)外包作出了巨大貢獻(xiàn)。印度軟件出口的70%以上都是來自軟件科技園區(qū)，早在1982年，英?甘地建立了第一個(gè)科技園，進(jìn)行軟件、微電子等尖端技術(shù)的研發(fā)，為軟件產(chǎn)業(yè)發(fā)展奠定了基礎(chǔ)。1991年，在班加羅爾創(chuàng)建了全國第一個(gè)計(jì)算機(jī)軟件技術(shù)園區(qū)，其后又在馬德拉斯、孟買、加爾各答等地建立了18 個(gè)具有國際先進(jìn)水平的軟件技術(shù)園區(qū)。園區(qū)的企業(yè)享受到多種優(yōu)惠政策：如符合條件的軟件企業(yè)到2010年前為止免除公司所得稅（最高比例達(dá)90%）、允許設(shè)立100%外資獨(dú)資公司、購買國內(nèi)資本貨物時(shí)免除消費(fèi)稅等許多優(yōu)惠政策。1999年，印度成立信息科技部，成為當(dāng)時(shí)世界上少有的專門設(shè)立IT部門的國家之一。2000年印度還在硅谷設(shè)立了軟件園，為印度軟件對美國的出口及加強(qiáng)與美國金融、投資等機(jī)構(gòu)的聯(lián)系做出了巨大貢獻(xiàn)。

（四）應(yīng)用型人才培養(yǎng)政策

優(yōu)秀的人才是服務(wù)外包成功的關(guān)鍵。印度政府十分重視人才的培養(yǎng)，培養(yǎng)了一大批優(yōu)秀的服務(wù)外包人才。主要表現(xiàn)在：第一，依托知名高等院校培養(yǎng)軟件外包尖端人才。20世紀(jì)50年代，印度參照美國麻省理工學(xué)院的模式，在全國陸續(xù)建立了7所“印度理工學(xué)院”，印度高級(jí)軟件人才大都出自這些學(xué)校。第二，重視基礎(chǔ)外包人才的培養(yǎng)。班加羅爾除了十余家科研院所、名牌大學(xué)之外，還有近八十所小型工程技術(shù)學(xué)院。第三，獨(dú)立后，英語被列為印度的官方語言之一。1970年，印度政府啟動(dòng)了質(zhì)量改進(jìn)工程（QIP），目的在于保障各層次技術(shù)教育機(jī)構(gòu)的質(zhì)量。

三、我國服務(wù)外包政策現(xiàn)狀及存在的問題

隨著服務(wù)外包對經(jīng)濟(jì)增長貢獻(xiàn)的不斷加大，我國政府日益深刻地認(rèn)識(shí)到服務(wù)外包發(fā)展的重要意義。為了提高我國服務(wù)外包的發(fā)展，我國政府和相關(guān)部委出臺(tái)了一系列扶持政策。但是與服務(wù)外包業(yè)發(fā)達(dá)的國家相比，我國目前服務(wù)外包部分政策的可操作性較差，存在著一定的差距。

（一）ITO 業(yè)務(wù)仍需擴(kuò)展，BPO 有待突破

當(dāng)前我國服務(wù)外包企業(yè)的業(yè)務(wù)類型仍然以信息技術(shù)外包（ITO）為主，占到了總規(guī)模的 86%，業(yè)務(wù)流程外包（BPO）為輔，占總規(guī)模的14%，其中以ITO業(yè)務(wù)為主的企業(yè)占到了71.4%，以BPO為主的企業(yè)占到19% 。ITO與BPO并重的企業(yè)占到了9.6%。76%的企業(yè)ITO業(yè)務(wù)超過70%，這些企業(yè)的ITO業(yè)務(wù)主要以軟件開發(fā)為主，一半以上的企業(yè)軟件開發(fā)占到了整個(gè)業(yè)務(wù)的70%的以上，另外，測試也是ITO業(yè)務(wù)的一種主要形式，36%企業(yè)的測試業(yè)務(wù)在10-30%之間，系統(tǒng)維護(hù)業(yè)務(wù)排在ITO 業(yè)務(wù)的第三位，有28%的系統(tǒng)維護(hù)業(yè)務(wù)在5-15%之間，本地化業(yè)務(wù)排在ITO 業(yè)務(wù)的第四位，有20%的企業(yè)本地化業(yè)務(wù)在5-15%之間。另外，在中國 BPO雖然剛剛起步，但是BPO 業(yè)務(wù)已經(jīng)有了長足進(jìn)步，無論從業(yè)務(wù)規(guī)模，還是從企業(yè)數(shù)量來看均占到了一定比例，并且發(fā)展速度較快（宋炳林，2013）。

（二）對日外包占據(jù)了半壁江山，歐美外包穩(wěn)步發(fā)展，國內(nèi)市場得到重視

我國服務(wù)外包排在前三位的市場是：日本49%、歐美30%、國內(nèi)18%、其他地區(qū)3%，從以上的數(shù)據(jù)可以發(fā)現(xiàn)日本仍然是我國服務(wù)外包產(chǎn)業(yè)的最重要市場，不過來自歐美市場的外包份額正在穩(wěn)步快速地上升，并且根據(jù)統(tǒng)計(jì)數(shù)據(jù)來看，一些優(yōu)秀企業(yè)正在逐步將從事對日外包業(yè)務(wù)所積累的服務(wù)能力、財(cái)務(wù)資源投入到承接來自歐美的離岸外包業(yè)務(wù)，另一方面，更為值得關(guān)注的是國內(nèi)市場也越來越得到了服務(wù)外包公司的重視，并且也在有計(jì)劃、有步驟地開發(fā)高端市場及優(yōu)質(zhì)客戶，其市場份額及重要性也在穩(wěn)步上升，換個(gè)角度來看潛力巨大的國內(nèi)市場機(jī)會(huì)一定不能錯(cuò)失，服務(wù)外包企業(yè)通過承接海外業(yè)務(wù)，不斷增強(qiáng)自身的能力，也更有利于參與國內(nèi)市場的競爭。

（三）外資企業(yè)占據(jù)較大比例，本土服務(wù)外包商嶄露頭角

外商獨(dú)資企業(yè)和民營企業(yè)仍然是我國服務(wù)外包企業(yè)的主力軍，其所占比重超過了80%，其中，外商獨(dú)資更是高達(dá)45%，這也說明服務(wù)外包產(chǎn)業(yè)正在逐步吸引更多的海外直接投資。另一方面，海外背景對服務(wù)外包企業(yè)進(jìn)行市場開拓，為提升全球交付能力提供了良好的條件，同時(shí)，國有和國有控股公司占到了15%，股份制公司占到了5%。

四、發(fā)展服務(wù)外包業(yè)的對策

在經(jīng)濟(jì)全球化的背景下，跨國公司是經(jīng)濟(jì)全球化的主導(dǎo)力量。盡管我國是服務(wù)外包承接國的大國之一，但是與愛爾蘭、印度相比還有一定的差距?？梢?，借鑒印度等國的服務(wù)外包的成功經(jīng)驗(yàn)，進(jìn)一步完善吸引外資的政策、法規(guī)具有重要的戰(zhàn)略意義。我國政府應(yīng)從戰(zhàn)略高度上認(rèn)識(shí)到承接服務(wù)外包的重要性和緊迫性，盡快建立有關(guān)部門協(xié)調(diào)管理機(jī)制，以便對服務(wù)外包予以統(tǒng)籌并實(shí)施宏觀指導(dǎo)和有效監(jiān)管（吳潔，2007）。

（一）制定優(yōu)惠的稅收和外資政策

優(yōu)惠的稅收和外資政策，可以降低服務(wù)外包成本，成為吸引國家服務(wù)外包的重要因素之一。我國可以仿照給予高新技術(shù)企業(yè)的支持政策，為外包企業(yè)提供低息信貸，減免企業(yè)開展離岸外包的所得稅和營業(yè)稅，對用于提供外包所需的進(jìn)口設(shè)備可以免征關(guān)稅及進(jìn)口環(huán)節(jié)增值稅，積極推進(jìn)服務(wù)外包商務(wù)環(huán)境（邢學(xué)杰，2009）。

（二）制定和完善服務(wù)產(chǎn)業(yè)配套政策

在園區(qū)內(nèi)提供寬松的投資環(huán)境和良好的基礎(chǔ)設(shè)施，可以極大地激勵(lì)服務(wù)外包的發(fā)展。據(jù)鼎韜不完全統(tǒng)計(jì)，截至2010年全國建設(shè)（包括原有園區(qū)擴(kuò)建等）了超過200 個(gè)的外包（或者以外包作為主要產(chǎn)業(yè)方向之一）園區(qū)，但是園區(qū)發(fā)展整體競爭力仍較薄弱。服務(wù)外包園區(qū)要想獲得持續(xù)發(fā)展，必須首先著眼于創(chuàng)新，并且不單是企業(yè)創(chuàng)新，而是政府、企業(yè)、大學(xué)科研機(jī)構(gòu)等多元協(xié)同的園區(qū)集群式創(chuàng)新。同時(shí)，根據(jù)本地的區(qū)位優(yōu)勢、產(chǎn)業(yè)基礎(chǔ)等特點(diǎn)差異化和專業(yè)化發(fā)展。