高性能集成電路的概念精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的高性能集成電路的概念主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：高性能集成電路的概念范文

關鍵詞：AXIe ；PCIe；同步數據傳輸；高速圖形傳輸

DOI： 10.3969/j.issn.1005-5517.2013.10.005

E-Beam（電子束）微影技術（Lithography）是下一世代無光罩（maskless）半導體制程。通過無光罩微影技術可使微影制程突破目前20奈米或更小制程的限制。E-Beam 微影系統(tǒng)需要使用極高帶寬的數據傳輸系統(tǒng)，將大量集成電路圖案數據，從數據服務器先通過數據傳輸系統(tǒng)解壓縮后，再通過數千條光纖并行傳輸至 E-Beam 機臺，且通道對通道間的時鐘偏移（skew）不得大于 2ns?；诟咄ǖ栏呙芏燃案邤祿鬏攷挼男枨螅枞A科技采用AXIe平臺架構來建置E-Beam 數據傳輸系統(tǒng)。

E-Beam 無光罩式微影技術可突破傳統(tǒng)光罩式微影技術的限制。概念上就像一臺超高速的打印機。不同于打印機噴出墨水，E-Beam機臺的電子槍投射出數千組平行電子束，打印至覆蓋有光阻劑的晶圓表面，超過8，000組電子束會通過 MEMS 數組來控制個別電子束的開關，而每個電子束開關的控制命令，則是通過個別的高速光纖輸出通道來做控制，因此會需要超過8，000個光纖輸出通道。為避免控制命令不同步造成電路圖案失真及錯誤，系統(tǒng)整體需求為所有光纖通道間數據的時鐘偏移不能超過 2ns。

可符合經濟效益的產出標準為每小時 10片以上，換句話說每6分鐘要完成一片晶圓。每一個集成電路光罩檔案的數據量可高達 2.5TB，所以另一個挑戰(zhàn)是如何實時的將大量數據通過圖形傳輸系統(tǒng)，再通過8，000組以上光纖通道平行輸出到E-Beam機臺。此數據經系統(tǒng)處理后，可用于控制E-Beam 系統(tǒng)上的電子束控制數組。為滿足這些需求，凌華科技采用基于AXIe系統(tǒng)的FPGA架構解決方案進行數據處理及儲存。

AXIe的優(yōu)點

E-Beam 系統(tǒng)的硬件設計可確保通道間的時鐘偏移最大不超過 2ns。自外部同步信號產生器開始，低偏移扇形輸出緩沖器（fan-out bufer）即用于外部同步信號產生器之中，做為將工作頻率及同步信號分配到各機箱切換模塊的用途。另外，切換模塊除提供PCIe總線自動切換功能外，也負責切換 STRIG、SYNC及相關頻率信號，將這些同步信號分配到各插槽上的數據傳輸模塊。在數據傳輸模塊方面，除特別注意各頻率及數據信號在PCB上布線都須使用相等路徑長度外，在電路輸出部分也都采用低偏移緩沖器。最后處理過的數據會由Avago 平行光纖發(fā)射器 （AFB-810BHZ-TX） 輸出。綜合考慮 FPGA 內部繞線及制程、光纖、連接器及 PCB 路徑等因素后，計算所得的總體通道間時鐘偏移可小于 1ns 以下。

除了跨 10 個機箱下嚴格的通道間歪斜的要求之外，系統(tǒng)還要求能夠實時傳輸大量數據到光纖輸出通道。各圖形傳輸模塊配備四組高性能的FPGA；一顆負責PCIe驅動接口，另外三顆各負責 24 個光纖通道的驅動接口，即單一數據傳輸模塊可提供 72個光纖輸出通道。

集成電路圖案數據先自 RAID 磁盤陣列讀出后加載主板刀鋒服務器的內存，再經由PCIe 總線做直接內存存?。―MA， direct memory access）傳輸到個別的數據傳輸模塊。數據傳輸模塊上的 PCIe FPGA 接收 DMA 數據并存入模塊上的閃存，然后再傳輸到各圖形傳輸 FPGA 對應的 DDR3 內存儲存。圖形傳輸 FPGA 內建有客戶自定的解壓縮算法，解壓縮后的數據會通過光學發(fā)射器做同步數據輸出。示意圖請參見圖 5。

其中DDR3 內存切割為兩個區(qū)塊，以便實現(xiàn)「乒乓（ping-pong）技術，也就是可讓大量數據同時間進出內存以優(yōu)化讀/寫帶寬。各光纖輸出通道的圖形檔案大小可達 300MB，換句話說，一個插滿12張數據傳輸模塊的機箱總共會需約260GB的檔案大小。

第2篇：高性能集成電路的概念范文

預計在未來10到20年，微電子器件抗輻射加固的重點發(fā)展技術是：抗輻射加固新技術和新方法研究；新材料和先進器件結構輻射效應；多器件相互作用模型和模擬研究；理解和研究復雜3－D結構、系統(tǒng)封裝的抗輻射加固；開發(fā)能夠降低測試要求的先進模擬技術；開發(fā)應用加固設計的各種技術。本文分析研究了微電子器件抗輻射加固設計技術和工藝制造技術的發(fā)展態(tài)勢。

2輻射效應和損傷機理研究

微電子器件中的數字和模擬集成電路的輻射效應一般分為總劑量效應（TID）、單粒子效應（SEE）和劑量率（DoesRate）效應?？倓┝啃从谟搔霉庾?、質子和中子照射所引發(fā)的氧化層電荷陷阱或位移破壞，包括漏電流增加、MOSFET閾值漂移，以及雙極晶體管的增益衰減。SEE是由輻射環(huán)境中的高能粒子（質子、中子、α粒子和其他重離子）轟擊微電子電路的敏感區(qū)引發(fā)的。在p－n結兩端產生電荷的單粒子效應，可引發(fā)軟誤差、電路閉鎖或元件燒毀。SEE中的單粒子翻轉（SEU）會導致電路節(jié)點的邏輯狀態(tài)發(fā)生翻轉。劑量率效應是由甚高速率的γ或X射線，在極短時間內作用于電路，并在整個電路內產生光電流引發(fā)的，可導致閉鎖、燒毀和軌電壓坍塌等破壞［1］。輻射效應和損傷機理研究是抗輻射加固技術的基礎，航空航天應用的SiGe，InP，集成光電子等高速高性能新型器件的輻射效應和損傷機理是研究重點。研究新型器件的輻射效應和損傷機理的重要作用是：1）對新的微電子技術和光電子技術進行分析評價，推動其應用到航空航天等任務中；2）研究輻射環(huán)境應用技術的指導方法學；3）研究抗輻射保證問題，以增加系統(tǒng)可靠性，減少成本，簡化供應渠道。研究的目的是保證帶寬／速度不斷提升的微電子和光（如光纖數據鏈接）電子電路在輻射環(huán)境中可靠地工作。圖1所示為輻射效應和損傷機理的重點研究對象。研究領域可分為：1）新微電子器件輻射效應和損傷機理；2）先進微電子技術輻射評估；3）航空航天抗輻射保障；4）光電子器件的輻射效應和損傷機理；5）輻射測試、放射量測定及相關問題；6）飛行工程和異常數據分析；7）提供及時的前期工程支持；8）航空輻射效應評估；9）輻射數據維護和傳送。

3抗輻射加固設計技術

3．1抗輻射加固系統(tǒng)設計方法

開展抗輻射加固設計需要一個完整的設計和驗證體系，包括技術支持開發(fā)、建立空間環(huán)境模型及環(huán)境監(jiān)視系統(tǒng)、具備系統(tǒng)設計概念和在軌實驗的數據庫等。圖2所示為空間抗輻射加固設計的驗證體系。本文討論的設計技術范圍主要是關于系統(tǒng)、結構、電路、器件級的設計技術。可以通過圖2所示設計體系進行抗輻射加固設計：1）采用多級別冗余的方法減輕輻射破壞，這些級別分為元件級、板級、系統(tǒng)級和飛行器級。2）采用冗余或加倍結構元件（如三模塊冗余）的邏輯電路設計方法，即投票電路根據最少兩位的投票確定輸出邏輯。3）采用電路設計和版圖設計以減輕電離輻射破壞的方法。即采用隔離、補償或校正、去耦等電路技術，以及摻雜阱和隔離槽芯片布局設計；4）加入誤差檢測和校正電路，或者自修復和自重構功能；5）器件間距和去耦。這些加固設計器件可以采用專用工藝，也可采用標準工藝制造。

3．2加固模擬／混合信號IP技術

最近的發(fā)展趨勢表明，為了提高衛(wèi)星的智能水平和降低成本，推動了模擬和混合信號IP需求不斷增加［2］?？馆椛浼庸棠MIP的數量也不斷增加。其混合信號IP也是相似的，在高、低壓中均有應用，只是需在不同的代工廠加工。比利時IMEC，ICsense等公司在設計抗輻射加固方案中提供了大量的模擬IP內容。模擬IP包括抗輻射加固的PLL和A／D轉換器模塊，正逐步向軟件控制型混合信號SoCASIC方向發(fā)展。該抗輻射加固庫基于XFab公司180nm工藝，與臺積電180nm設計加固IP庫參數相當。TID加固水平可以達到1kGy，并且對單粒子閉鎖和漏電流增加都可以進行有效加固。

3．3SiGe加固設計技術

SiGeHBT晶體管在空間應用并作模擬器件時，對總劑量輻射效應具有較為充分和固有的魯棒性，具備大部分空間應用（如衛(wèi)星）所要求的總劑量和位移效應的耐受能力［3］。目前，SiGeBiCMOS設計加固的熱點主要集中在數字邏輯電路上。SEE／SEU會對SiGeHBT數字邏輯電路造成較大破壞。因此，這方面的抗加設計技術發(fā)展較快。對先進SiGeBiCMOS工藝的邏輯電路進行SEE／SEU加固時，在器件級，可采用特殊的C－B－ESiGeHBT器件、反模級聯(lián)結構器件、適當的版圖結構設計等來進行SEE／SEU加固。在電路級，可使用雙交替、柵反饋和三模冗余等方法進行加固設計。三模冗余法除了在電路級上應用外，還可作為一種系統(tǒng)級加固方法使用。各種抗輻射設計獲得的加固效果各不相同。例如，移相器使用器件級和電路級并用的加固設計方案，經過LET值為75MeV•cm2／mg的重粒子試驗和標準位誤差試驗后，結果顯示，該移相器整體抗SEU能力得到有效提高，對SEU具有明顯的免疫力。

4抗輻射加固工藝技術

目前，加固專用工藝線仍然是戰(zhàn)略級加固的強有力工具，將來會越來越多地與加固設計結合使用。因為抗輻射加固工藝技術具有非常高的專業(yè)化屬性和高復雜性，因此只有少數幾個廠家能夠掌握該項技術。例如，單粒子加固的SOI工藝和SOS工藝，總劑量加固的小幾何尺寸CMOS工藝，IBM的45nmSOI工藝，Honeywe1l的50nm工藝，以及BAE外延CMOS工藝等。主要的抗輻射加固產品供應商之一Atmel于2006年左右達到0．18μm技術節(jié)點，上一期的工藝節(jié)點為3μm。Atmel的RTCMOS，RTPCMOS，RHCMOS抗輻射加固專用工藝不需改變設計和版圖，只用工藝加固即可制造出滿足抗輻射要求的軍用集成電路。0．18μm是Atmel當前主要的抗輻射加固工藝，目前正在開發(fā)0．15μm技術，下一步將發(fā)展90nm和65nm工藝。Atmel采用0．18μm專用工藝制造的IC有加固ASIC、加固通信IC、加固FPGA、加固存儲器、加固處理器等，如圖3所示。

5重點發(fā)展技術態(tài)勢

5．1美國的抗輻射加固技術

5．1．1加固設計重點技術

美國商務部2009年國防工業(yè)評估報告《美國集成電路設計和制造能力》，詳細地研究了美國抗輻射加固設計和制造能力［4］。擁有抗輻射加固制造能力的美國廠商同時擁有抗單粒子效應、輻射容錯、抗輻射加固和中子加固的設計能力。其中，擁有抗單粒子效應能力的18家、輻射容錯14家、輻射加固10家，中子加固9家。IDM公司是抗輻射加固設計的主力軍，2006年就已達到從10μm到65nm的15個技術節(jié)點的產品設計能力。15家公司具備10μm～1μm的設計能力，22家公司具備1μm～250nm的設計能力，24家公司具備250nm～65nm設計能力，7家公司的技術節(jié)點在65nm以下，如圖5所示。純設計公司的抗輻射加固設計能力較弱。美國IDM在設計抗輻射產品時所用的材料包括體硅、SOI，SiGe等Si標準材料，和藍寶石上硅、SiC，GaN，GaAs，InP，銻化物、非結晶硅等非標準材料兩大類。標準材料中使用體硅的有23家，使用SOI的有13家，使用SiGe的有10家。使用非標準材料的公司數量在明顯下降。非標材料中，GaN是熱點，有7家公司（4個小規(guī)模公司和3個中等規(guī)模公司）在開發(fā)。SiC則最弱，只有兩家中小公司在研發(fā)。沒有大制造公司從事非標材料的開發(fā)。

5．1．2重點工藝和制造能力

美國有51家公司從事輻射容錯、輻射加固、中子加固、單粒子瞬態(tài)加固IC產品研制。其中抗單粒子效應16家，輻射容錯15家，抗輻射加固12家，中子加固8家。制造公司加固IC工藝節(jié)點從10μm到32nm。使用的材料有標準Si材料和非標準兩大類。前一類有體硅、SOI和SiGe，非標準材料則包括藍寶石上硅，SiC，GaN，GaAs，InP，銻化物和非晶硅（amorphous）。晶圓的尺寸有50，100，150，200，300mm這幾類。抗輻射加固產品制造可分為專用集成電路（ASIC）、柵陣列、存儲器和其他產品。ASIC制造能力最為強大，定制ASIC的廠商達到21家，標準ASIC達到13家，結構化ASIC有12家。柵陣列有：現(xiàn)場可編程陣列（FPGA）、掩膜現(xiàn)場可編程陣列（MPGA）、一次性現(xiàn)場可編程陣列（EPGA），共19家。RF／模擬／混合信號IC制造商達到18家，制造處理器／協(xié)處理器有11家。5．1．3RF和混合信號SiGeBiCMOS據美國航空航天局（NASA），SiGe技術發(fā)展的下一目標是深空極端環(huán)境應用的技術和產品，例如月球表面應用。這主要包括抗多種輻射和輻射免疫能力。例如，器件在＋120℃～－180℃溫度范圍內正常工作的能力。具有更多的SiGe模擬／混合信號產品，微波／毫米波混合信號集成電路。系統(tǒng)能夠取消各種屏蔽和專用電纜，以減小重量和體積。德國IHP公司為空間應用提供高性能的250nmSiGeBiCMOS工藝SGB25RH［5］，其工作頻率達到20GHz。包括專用抗輻射加固庫輻射試驗、ASIC開發(fā)和可用IP。采用SGB13RH加固的130nmSiGeBiCMOS工藝可達到250GHz／300GHz的ft／fmax。采用該技術，可實現(xiàn)SiGeBiCMOS抗輻射加固庫。

5．2混合信號的抗輻射加固設計技術

如果半導體發(fā)展趨勢不發(fā)生變化，則當IC特征尺寸向90nm及更小尺寸發(fā)展時，混合信號加固設計技術的重要性就會增加［6］。設計加固可以使用商用工藝，與特征尺寸落后于商用工藝的專用工藝相比，能夠在更小的芯片面積上提高IC速度和優(yōu)化IC性能。此外，設計加固能夠幫助設計者擴大減小單粒子效應的可選技術范圍。在20～30年長的時期內，加固設計方法學的未來并不十分清晰。最終數字元件將縮小到分子或原子的尺度。單個的質子、中子或粒子碰撞導致的后果可能不是退化，而是整個晶體管或子電路毀壞。除了引入新的屏蔽和／或封裝技術，一些復雜數字電路還需要具備一些動態(tài)的自修復和自重構功能。此外，提高產量和防止工作失效的力量或許會推動商用制造商在解決這些問題方面起到引領的作用。當前，沒有跡象表明模擬和RF電路會最終使用與數字電路相同的元件和工藝。因此，加固混合信號電路設計者需要在模擬和數字兩個完全不同的方向開展工作，即需要同時使用兩種基本不同的IC技術，并應用兩種基本不同的加固設計方法。

6結束語

第3篇：高性能集成電路的概念范文

所謂EDA技術是在電子CAD技術基礎上發(fā)展起來的計算機軟件系統(tǒng)。它是以計算機為工作平臺，以硬件描述語言為系統(tǒng)邏輯描述的主要表達方式，以EDA工具軟件為開發(fā)環(huán)境，以大規(guī)?？删幊踢壿嬈骷LD(ProgrammableLogicDevice)為設計載體，以專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)、單片電子系統(tǒng)SOC(SystemOnaChip)芯片為目標器件，以電子系統(tǒng)設計為應用方向的電子產品自動化設計過程[J]。在此過程中，設計者只需利用硬件描述語言HDL(HardwareDescriptionlanguage)，在EDA工具軟件中完成對系統(tǒng)硬件功能的描述，EDA工具便會自動完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至特定目標芯片的適配編譯、邏輯映射和編程下載等工作，最終形成集成電子系統(tǒng)或專用集成芯片。盡管目標系統(tǒng)是硬件，但整個設計和修改過程如同完成軟件設計一樣方便和高效。

現(xiàn)代EDA技術的基本特征是采用高級語言描述，具有系統(tǒng)級仿真和綜合能力。EDA技術研究的對象是電子設計的全過程，有系統(tǒng)級、電路級和物理級各個層次的設計。EDA技術研究的范疇相當廣泛，從ASIC開發(fā)與應用角度看，包含以下子模塊：設計輸入子模塊、設計數據庫子模塊、分析驗證子模塊、綜合仿真子模塊和布局布線子模塊等。EDA主要采用并行工程和“自頂向下”的設計方法，然后從系統(tǒng)設計入手，在頂層進行功能方框圖的劃分和結構設計，在方框圖一級進行仿真、糾錯，并用VHDL等硬件描述語言對高層次的系統(tǒng)行為進行描述，在系統(tǒng)一級進行驗證，最后再用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網表，其對應的物理實現(xiàn)級可以是印刷電路板或專用集成電路。

二、EDA技術的發(fā)展

EDA技術的發(fā)展至今經歷了三個階段：電子線路的CAD是EDA發(fā)展的初級階段，是高級EDA系統(tǒng)的重要組成部分。它利用計算機的圖形編輯、分析和存儲等能力，協(xié)助工程師設計電子系統(tǒng)的電路圖、印制電路板和集成電路板圖。它可以減少設計人員的繁瑣重復勞動，但自動化程度低，需要人工干預整個設計過程。

EDA技術中級階段已具備了設計自動化的功能。其主要特征是具備了自動布局布線和電路的計算機仿真、分析和驗證功能。其作用已不僅僅是輔助設計，而且可以代替人進行某種思維。

高級EDA階段，又稱為ESDA(電子系統(tǒng)設計自動化)系統(tǒng)。過去傳統(tǒng)的電子系統(tǒng)電子產品的設計方法是采用自底而上(Bottom-UP)的程式，設計者先對系統(tǒng)結構分塊，直接進行電路級的設計。EDA技術高級階段采用一種新的設計概念：自頂而下(TOP-Down)的設計程式和并行工程(ConcurrentEngineering)的設計方法，設計者的精力主要集中在所設計電子產品的準確定義上，EDA系統(tǒng)去完成電子產品的系統(tǒng)級至物理級的設計。此階段EDA技術的主要特征是支持高級語言對系統(tǒng)進行描述?？蛇M行系統(tǒng)級的仿真和綜合。

三、基于EDA技術的電子系統(tǒng)設計方法

1.電子系統(tǒng)電路級設計

首先確定設計方案，同時要選擇能實現(xiàn)該方案的合適元器件，然后根據具體的元器件設計電路原理圖。接著進行第一次仿真，包括數字電路的邏輯模擬、故障分析、模擬電路的交直流分析和瞬態(tài)分析。系統(tǒng)在進行仿真時，必須要有元件模型庫的支持，計算機上模擬的輸入輸出波形代替了實際電路調試中的信號源和示波器。這一次仿真主要是檢驗設計方案在功能方面的正確性。仿真通過后，根據原理圖產生的電氣連接網絡表進行PCB板的自動布局布線。在制作PCB板之前還可以進行后分析，包括熱分析、噪聲及竄擾分析、電磁兼容分析和可靠性分析等，并且可以將分析后的結果參數反標回電路圖，進行第二次仿真，也稱為后仿真，這一次仿真主要是檢驗PCB板在實際工作環(huán)境中的可行性。

可見，電路級的EDA技術使電子工程師在實際的電子系統(tǒng)產生之前，就可以全面了解系統(tǒng)的功能特性和物理特性，從而將開發(fā)過程中出現(xiàn)的缺陷消滅在設計階段，不僅縮短了開發(fā)時間，也降低了開發(fā)成本。2.系統(tǒng)級設計

系統(tǒng)級設計是一種“概念驅動式”設計，設計人員無須通過門級原理圖描述電路，而是針對設計目標進行功能描述。由于擺脫了電路細節(jié)的束縛，設計人員可以把精力集中于創(chuàng)造性概念構思與方案上，一旦這些概念構思以高層次描述的形式輸入計算機后，EDA系統(tǒng)就能以規(guī)則驅動的方式自動完成整個設計。

系統(tǒng)級設計的步驟如下：

第一步：按照“自頂向下”的設計方法進行系統(tǒng)劃分。

第二步：輸入VHDL代碼，這是系統(tǒng)級設計中最為普遍的輸入方式。此外，還可以采用圖形輸入方式(框圖、狀態(tài)圖等)，這種輸入方式具有直觀、容易理解的優(yōu)點。

第三步：將以上的設計輸入編譯成標準的VHDL文件。對于大型設計，還要進行代碼級的功能仿真，主要是檢驗系統(tǒng)功能設計的正確性，因為對于大型設計，綜合、適配要花費數小時，在綜合前對源代碼仿真，就可以大大減少設計重復的次數和時間，一般情況下，可略去這一仿真步驟。

第四步：利用綜合器對VHDL源代碼進行綜合優(yōu)化處理，生成門級描述的網表文件，這是將高層次描述轉化為硬件電路的關鍵步驟。綜合優(yōu)化是針對ASIC芯片供應商的某一產品系列進行的，所以綜合的過程要在相應的廠家綜合庫支持下才能完成。綜合后，可利用產生的網表文件進行適配前的時序仿真，仿真過程不涉及具體器件的硬件特性，較為粗略。一般設計，這一仿真步驟也可略去。

第五步：利用適配器將綜合后的網表文件針對某一具體的目標器件進行邏輯映射操作，包括底層器件配置、邏輯分割、邏輯優(yōu)化和布局布線。

第六步：將適配器產生的器件編程文件通過編程器或下載電纜載入到目標芯片F(xiàn)PGA或CPLD中。如果是大批量產品開發(fā)，通過更換相應的廠家綜合庫，可以很容易轉由ASIC形式實現(xiàn)。

四、前景展望

21世紀將是EDA技術的高速發(fā)展時期，EDA技術是現(xiàn)代電子設計技術的發(fā)展方向，并著眼于數字邏輯向模擬電路和數?；旌想娐返姆较虬l(fā)展。EDA將會超越電子設計的范疇進入其他領域隨著集成電路技術的高速發(fā)展，數字系統(tǒng)正朝著更高集成度、超小型化、高性能、高可靠性和低功耗的系統(tǒng)級芯片(SoC，SystemonChip)方向發(fā)展，借助于硬件描述語言的國際標準VHDL和強大的EDA工具，可減少設計風險并縮短周期，隨著VHDL語言使用范圍的日益擴大，必將給硬件設計領域帶來巨大的變革。

［摘要］本文從EDA技術的定義及構成出發(fā)，系統(tǒng)介紹了EDA技術的發(fā)展概況，以及基于EDA技術的電子系統(tǒng)設計的方法和步驟，快速實現(xiàn)系統(tǒng)數字集成，具有深刻的理論意義和實際應用價值。

［關鍵詞］EDA技術電子系統(tǒng)仿真

二十世紀后半期，隨著集成電路和計算機的不斷發(fā)展，電子技術面臨著嚴峻的挑戰(zhàn)。由于電子技術發(fā)展周期不斷縮短，專用集成電路(ASIC)的設計面臨著難度不斷提高與設計周期不斷縮短的矛盾。為了解決這個問題，要求我們必須采用新的設計方法和使用高層次的設計工具。在此情況下，EDA(ElectronicDesignAutomation即電子設計自動化)技術應運而生。隨著電子技術的發(fā)展及縮短電子系統(tǒng)設計周期的要求，EDA技術得到了迅猛發(fā)展。

參考文獻：

[1]譚會生，張昌凡.EDA技術及應用[M].西安：西安電子科技大學出版社，2001.

第4篇：高性能集成電路的概念范文

一、發(fā)展現(xiàn)狀

（一）國內外物聯(lián)網產業(yè)發(fā)展態(tài)勢。隨著現(xiàn)代通信技術、計算機信息技術和傳感技術的廣泛應用，物聯(lián)網相關產業(yè)得到了快速發(fā)展。國際電信聯(lián)盟在XX年度的互聯(lián)網報告中，首先提出“物聯(lián)網”概念并預言“無所不在的物聯(lián)網通信時代即將到來”。美國把“寬帶網絡等新興技術”確定為振興經濟和保持全球競爭優(yōu)勢的關鍵戰(zhàn)略；歐盟了下一代全歐移動寬帶長期演進與ict（信息與通訊技術）創(chuàng)新戰(zhàn)略，組織制定并著手實施物聯(lián)網行動計劃；日本提出“泛在網”國家戰(zhàn)略，重點推進物聯(lián)網產業(yè)的技術創(chuàng)新；韓國出臺了《物聯(lián)網基礎設施構建基本規(guī)劃》。澳大利亞、新加坡、法國、德國等國家也提出，在加快部署下一代網絡基礎設施時，重點推進物聯(lián)網應用和物聯(lián)網產業(yè)發(fā)展。

我國物聯(lián)網產業(yè)起步較早，與歐美發(fā)達國家處于同一起跑線，是當前制定物聯(lián)網國際標準的主導國之一。在國家重大科技專項、國家自然科學基金和“863”計劃的支持下，國內新一代寬帶無線通信、高性能計算與大規(guī)模并行處理技術、光子和微電子器件與集成系統(tǒng)技術、傳感網技術、物聯(lián)網體系架構及其演進技術等研究與開發(fā)取得重大進展，先后建立了傳感技術國家重點實驗室、傳感器網絡實驗室、傳感器產業(yè)基地等一批專業(yè)研究機構和產業(yè)化基地，開展了一批具有示范意義的重大應用項目。目前，北京、上海、江蘇、浙江、無錫、深圳等地都在開展物聯(lián)網發(fā)展戰(zhàn)略研究，制定物聯(lián)網產業(yè)發(fā)展規(guī)劃，出臺扶持產業(yè)發(fā)展的相關優(yōu)惠政策。從全國來看，物聯(lián)網產業(yè)正在逐步成為各地戰(zhàn)略性新興產業(yè)發(fā)展的重要領域。

（二）我市物聯(lián)網產業(yè)發(fā)展基礎。

1．產業(yè)基礎。xx是國家電子元器件制造和信息產品生產基地，也是國家集成電路設計產業(yè)化、信息安全成果產業(yè)化和軟件及服務外包產業(yè)基地。2011年，全市電子信息產業(yè)實現(xiàn)增加值550億元，占地區(qū)生產總值12.21%。其中，軟件與信息服務業(yè)主營業(yè)務收入占全市電子信息產業(yè)的53%，在嵌入式軟件、中間件軟件、集成電路設計和系統(tǒng)集成等領域處于西部領先地位；rfid（射頻識別）產業(yè)已具備芯片設計與封裝、讀寫器產品制造和應用系統(tǒng)集成等研發(fā)生產能力，2011年產品銷售收入占全國市場10%；電子科大紅外成像傳感系統(tǒng)、川大智勝視頻處理和模式識別系統(tǒng)、國騰集團mems（微電子機械系統(tǒng)）慣性器件和衛(wèi)星導航定位終端、和芯微電子數?；旌蟟p核（知識產權核心）和編解碼器芯片等在國內視頻識別與定位跟蹤行業(yè)領域處于領先水平。此外，千嘉科技在光電直讀式遠程數據系統(tǒng)方面、安可信電子在智能型氣體檢測設備制造等方面處于行業(yè)領先水平。

第5篇：高性能集成電路的概念范文

關鍵詞：EDA；數字系統(tǒng)；VHDLEDA技術

就是以計算機為工具，通過有關的開發(fā)軟件，用VHDL硬件描述語言完成設計，自動完成編譯、分割、布局和仿真等工作，用軟件完成設計電子系統(tǒng)到硬件系統(tǒng)的一門技術。

1電子設計自動化技術的內容及特點

1.1電子設計自動化技術

電子設計自動化（ElectronicsDesignAutomation，EDA）是一門實現(xiàn)電子系統(tǒng)或電子產品自動設計的技術。EDA吸收了計算機科學領域的最新研究成果，以高性能的電子計算機作為工作的平臺，促進電子工程的發(fā)展。所以說，EDA是電子產品和系統(tǒng)設計的綜合技術，也是每個電子工程師都應該了解和掌握的一門技術。EDA是在20世紀60年代中期從計算機輔助設計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發(fā)展而來的，用硬件描述語言VHDL完成設計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。

1.2EDA技術的基本特征

EDA技術是指以計算機為工作平臺，利用EDA工具，電子設計師可以從概念、算法、協(xié)議等開始設計電子系統(tǒng)，大量工作可以通過計算機自動處理完成。EDA技術的基本特征：按照“自頂向下”（Top-Down）全新設計方法，對系統(tǒng)進行結構設計和功能劃分，系統(tǒng)的關鍵電路是用印刷電路板或者專用集成電路來實現(xiàn)的，然后采用硬件描述語言（HDL）對系統(tǒng)硬件進行功能的實現(xiàn)，最后用綜合優(yōu)化工具生成最終的理想器件。以下介紹相關的幾個方面。1.2.1“自頂向下”的設計方法很長一段時間里，電子設計的思路基本就是“自底向上”的設計方法，這種設計方法就好像一塊塊大石頭堆建起來的瓦房，不僅效率低、成本高，而且還非常容易出錯，缺點顯而易見。于是，人們發(fā)明了如今所用的一種全新的設計方法“自頂向下”，這種設計方法首先是系統(tǒng)設計，在頂層進行功能方框圖的劃分和結構的設計。自頂向下的設計方法使系統(tǒng)被分解為各個模塊的集合之后，可以對設計的每個獨立模塊指派不同的工作小組，這些小組可以工作在不同的地點，甚至可以分屬不同的單位，最后將不同的模塊集成為最終的系統(tǒng)模型，并對其進行綜合測試和評價。它較先前的“自頂向上”無論是在設計的時間上，還是過程中錯誤的減少，都得到了很大的提升。1.2.2ASIC設計集成電路（ApplicationSpecificIntegratedCircuit，ASIC），在集成電路界被認為是一種為專門目的而設計的集成電路。利用EDA技術進行電子系統(tǒng)設計的最后目標是完成專用集成電路ASIC的設計與實現(xiàn)。ASIC分為全定制和半定制，全制定是基于晶體管設計方法，設計成本高，周期長；而半定制則是一種約束性的設計方法，其設計簡化，周期短，提高了芯片的成品率；和通用的集成電路相比，ASIC的體積更小、功耗更低、性能的提升也相當高；從保密性來講，其保密性還是相當高的，而且它還具有成本節(jié)約等優(yōu)點。可編程ASIC是專用集成電路的一種，也是應用最為廣泛的?？删幊踢壿嬈骷拿芏雀?、集成度高、生產方便。1.2.3硬件描述語言硬件描述語言（HardwareDescriptionLanguage，HDL）是一種用形式化的方法來描述數字電路和系統(tǒng)的語言，它是EDA開發(fā)中的很重要的設計工具，也是EDA技術的重要組成部分。HDL是對電子系統(tǒng)硬件設計的一種高級計算機語言，用HDL語言，數字電路系統(tǒng)的設計可以逐層展示自己的設計思路，一些復雜的數字電路系統(tǒng)可以用一系列分層次的模塊來表達。早期的硬件描述語言，由不同的廠商和開發(fā)商開發(fā)，彼此之間互不兼容，且不支持多層次的設計，這些層次之間的翻譯工作就要由人工完成。而利用VHDL語言的可讀性強，更加容易修改和發(fā)現(xiàn)錯誤。VHDL即超高速集成電路硬件描述語言，它作為IEEE標準的硬件描述語言和EDA的重要組成部分，經過十幾年的發(fā)展、應用和完善，正逐漸被眾多設計者所接受，這種高層次的方法已經被廣泛采用。VHDL即超高速集成電路硬件描述語言，是一種面向設計的多領域、多層次的全方位的硬件描述語言，這種語言幾乎覆蓋了以往各種硬件描述語言的功能。VHDL具有以下幾個優(yōu)點：（1）強大的硬件描述能力?？梢杂脕砻枋鱿到y(tǒng)級電路，也可以用來描述門級電路，設計描述具有多層次。（2）支持廣泛、易于修改。VHDL已經成為IEEE標準，目前，多數EDA工具都支持VHDL語言，這種高層次的方法已經被廣泛采用。（3）作用強大、設計靈活。它具有作用強大的語言結構，能用簡潔明了的源代碼來描述復雜的邏輯控制。（4）移植能力強。它是一種標準化的硬件描述預言，同樣一個設計描述可是被多種不同的工具所支持，這樣就使得設計描述的移植得以實現(xiàn)。（5）工藝轉換方便。它的設計不依賴于特定的器件，工藝轉換方便。

2、EDA技術的應用

現(xiàn)如今，EDA技術發(fā)展迅速，已經在教學應用、科研應用、產品設計與制造等方面占據一席之地，發(fā)揮著巨大的作用。

2.1教學應用

大部分理工科院系都開設EDA課程。讓學生在校期間了解EDA技術的基本原理、HDL硬件描述語言描述系統(tǒng)邏輯的方法，模擬仿真電子電路設計，通過實踐提升學生的動手與自主能力，為今后從事的工作打下堅實的基礎。

2.2科研應用

電路設計與模擬仿真主要使用EWB等工具進行，舉個例子，在CDMA無線通信系統(tǒng)中，移動手機和無線基站都工作在相同的頻率，每部手機都有自己唯一的序列碼，用來區(qū)分電話的呼叫。而CDMA的BTS必須能識別這些不同的碼序列才能辨別傳呼進程，這是通過在輸入數據流中探測到特定的碼序列來完成的。

2.3產品設計與制造的應用

從電視、冰箱、音響到電子玩具等各種電子產品電路，EDA技術在模擬研制、仿真、生產、調試等方面都有著重要的作用?？梢哉f，EDA已經成為電子工業(yè)領域必不可少的技術支持。

3、EDA技術的發(fā)展前景

當今社會，電子產品發(fā)展日新月異，為了既快又好地設計出新的電子產品，提高設計效率和產品性能，設計師需要更加簡便快捷的EDA工具，這對EDA技術提出了更高的要求。

3.1EDA技術發(fā)展的新方向

3.1.1向高密度、高速度、寬頻帶方向發(fā)展設計方法的更新得益于電子器件的發(fā)展，隨著電子產品的飛速發(fā)展，高密度、高速度和寬頻帶的可編程邏輯產品已經成為主流的，這些高密度、大容量的可編程邏輯器件的出現(xiàn)，給現(xiàn)代電子系統(tǒng)（復雜系統(tǒng)）的設計與實現(xiàn)帶來了非常大的幫助。設計方法和設計效率有了新的飛躍，帶來了器件的巨大需求，這種需求又促使器件生產工藝的不斷進步，而每一次工藝的改進，可編程邏輯器件的規(guī)模都將有非常大擴展。3.1.2向可預測延時的方向發(fā)展現(xiàn)如今的大數據時代，需要處理的數據量越來越大，就需要其具有大的數據吞吐量，而且多媒體技術發(fā)展迅速，圖像及影像的實時性要求較高，這就需要有高速的硬件系統(tǒng)。為了可以保證圖像實時性及穩(wěn)定性，器件的延時可預測性就是一個重要的因素。所以，邏輯器件的可預測延時是非常重要的。3.1.3向低電壓、低能耗方向發(fā)展集成技術的飛速發(fā)展，工藝水平的日益提升，全世界都掀起了節(jié)能的潮流。因此，要適應時代的潮流，半導體工業(yè)也必須向低電壓、降低能耗方向發(fā)展。

3.2應用前景

在信息通信領域中，需要優(yōu)先發(fā)展高速寬帶信息網、計算機及軟件技術、第三代移動通信技術，積極開拓以數字技術、網絡技術為基礎的新一代信息產品，研發(fā)新興的產業(yè)。自動化儀表的技術發(fā)展趨勢將計算機技術、通信技術進一步的融合，大力地推廣信息化。在電子設計的研發(fā)中，它可以代替設計者完成電子系統(tǒng)設計中的絕大部分工作，而且可以直接在程序中修改錯誤，系統(tǒng)功能也不需要硬件電路的支持。隨著EDA技術的發(fā)展，EDA技術具有更好的開發(fā)手段和性價比，具有廣泛的市場應用前景。

3.3未來展望

從目前的EDA技術來看，其發(fā)展趨勢是使用普及、應用廣泛、工具多樣、軟件功能強大。中國EDA市場已經日趨成熟，但是大部分的設計是面向PCB制板和ASIC領域，只有小部分的設計是開發(fā)復雜的片上系統(tǒng)器件。EDA技術將在自動化儀表的測試技術、控制技術、計算技術等方面有較大的突破，在ASIC和PLD設計方面，以高速、高密度、低能耗、低電壓等方面發(fā)展。

4、結語

EDA技術的應用十分廣泛，現(xiàn)在已涉及電子、通信、機械、航天、醫(yī)學、生物、軍事等各個領域。所以無論是生活、學習、還是工作，都離不開EDA。因此，作為一名大專院校電子類專業(yè)的學生，我們應該熟練掌握EDA技術用于CPLD/FPGA的開發(fā)和知曉EDA技術在未來發(fā)展的前景，只有這樣才能去適應激烈競爭的環(huán)境，在激烈的競爭環(huán)境中取得成績。

[參考文獻]

[1]杜玉遠.EDA設計快速入門[J].電子世界，2004（1）：24-25.

第6篇：高性能集成電路的概念范文

關鍵詞:多核,光互連,集成光電子器件

A Study of Optical Interconnects Technology

in Multi-core Architectures

Hui Li,Huaxi Gu

( State Key Lab of ISN, Xidian University , Xi’an 710071, China)

Abstract: The development of integrated technology enables more and more cores to be incorporated into a single chip. Multi-core archtictures will be the main thrust driving the evolution of the chip design. Interconnects play a significant role in chip design. Traditional on-chip electrical interconnects face hard challenges in bandwidth, latency, power consumption and scalability. Optical interconnects can be a solution, increasing communication bandwidth and decreasing latency. This paper summarizes the development of current integrated opto-electrical components related to optical interconnects on chip, and studies a typical muli-core architecture with optical interconnects. The network structure, nodes architecture and process of communication are analyzed in details. Finally, the results show that optical interconnects will be the efficient approach of multi-core architectures in the future.

Key Words: Multi-core, Optical Interconnects, Integrated Opto-electrical Component

1引言

隨著半導體工藝的不斷發(fā)展,集成電路的工藝技術步入了納米階段。電子元器件尺寸的減小,使得在單一芯片上集成上億個晶體管即將成為現(xiàn)實。但是,現(xiàn)有晶體管技術使繼續(xù)提高單個處理器核的性能受到了限制,而且當一個單核芯片運行多個程序時,可能會引起沖突、錯誤或降低速度。因此,如果按單核的思路繼續(xù)發(fā)展,芯片設計將面臨互連延遲、存儲帶寬、功耗極限等性能提升的瓶頸問題。

基于以上原因,提出了一種新型的芯片體系架構,即單芯片多處理器核。該架構用多個低頻率核產生超過高頻率單核的處理效能,以適應性能提升、功耗減小的通信需求。在不久的將來,片上處理器核的數目將會急速地增長,可能會發(fā)展到在一個芯片上放置上百個甚至是上千個核[1, 2],通過在核之間分配任務,線程應用能夠充分利用多個執(zhí)行內核,并可在特定的時間內執(zhí)行更多任務,與單核相比,可以大大提高性能和能量效率[3]。由于多核芯片的核集成在一起,這些核就可以共享結構器件,因而比要運行多個單核芯片的系統(tǒng)節(jié)省元器件和成本。同時,核與核之間的信號傳輸比多個單核芯片的系統(tǒng)更快,功耗也更低[4]。再者,出于門延時、全局連線延時和設計成本等方面的考慮,目前單芯片多核已經成為處理器體系結構發(fā)展的一個重要趨勢。

在多核技術發(fā)展過程中,首先提出的一種片上互連方式是傳統(tǒng)總線方式,對應的互連網絡稱為SoC(System on Chip)。它是多核技術的擴展,通過多總線及層次化總線等技術使得片上集成更多的處理器核,從而實現(xiàn)高復雜度和高性能。但是,隨著SoC 中所包含的IP 核數目增至成百上千的時候,現(xiàn)有的以總線結構為通信基礎的SoC 技術面臨著在性能、功耗、延時和可靠性等方面的巨大挑戰(zhàn)[5, 6]。主要表現(xiàn)在:通信帶寬受限,全局同步困難,可重用性差,結構擴展難?？傊?傳統(tǒng)的總線架構,由于設計方便、硬件消耗少、成本低,它仍然是中小規(guī)模的多處理器系統(tǒng)的經典方案,但是總線結構暴露出的相當多的技術問題,使其并不適合較大規(guī)模的片上多處理器系統(tǒng)或通信要求很高的應用。

為了解決SoC設計中的瓶頸問題,借鑒計算機網絡領域的相關概念提出了一種新的互連網絡―NoC(Network on Chip)[7, 8],主要是用計算機的網絡思想解決芯片設計中遇到的通信難題。NoC采用基于分組交換的方法和分層方法來替代原來的傳統(tǒng)總線,實現(xiàn)了處理單元 (IP核) 與通信結構(網絡)的分離。NoC 區(qū)別于SoC的網絡連線提供了良好的并行通信能力,從而使得通信帶寬增加幾個數量級;采用全局異步局部同步(Globally Asynchronous Locally Synchronous ,GALS) 的通信機制,很好地解決了全局同步所帶來的問題;通信和計算完全分離的技術,大大提升了可重用性和復雜系統(tǒng)的設計效率;網絡拓撲結構提供了良好的可擴展性,設計新系統(tǒng)時,只需在原系統(tǒng)上添加路由部件和功能部件即可,大大加快了設計的進度?？偟膩碚f,基于分組路由方式的NoC具有高吞吐、低時延、低能耗等優(yōu)點。

隨著芯片技術的進一步發(fā)展,由于材料引起的高阻抗(高阻抗會引起全局范圍內很大的傳輸時延和較大的能耗),可靠性不高和高電流密度時的高電磁敏感性[9],傳統(tǒng)的片上電連接在數據傳輸速度和能耗方面逐漸表現(xiàn)出局限性,所以,提出了光連接,與傳統(tǒng)電連接相比,它具有高帶寬密度、低傳輸時延、低能耗和干擾小等優(yōu)勢,可以解決電連接所面臨的通信問題。用光連接代替電連接的NoC網絡就稱為光NoC。由于最近幾年光器件的很好的發(fā)展,光網絡的研究也有了很大的進步,已提出的幾個運用光技術的網絡有:Clos結構[10],firefly[11],HP的Corona[12]和Columbia的光網絡[13]。

本文先簡要敘述了多核技術的發(fā)展和光互連的提出,后就技術發(fā)展過程中相關集成光電子器件的作用及發(fā)展進行概括性的介紹,在此基礎上,詳細分析多核光互連的一個實例。

2集成光電子器件及發(fā)展

在最近幾年內,CMOS的光器件[14, 15]有了很大的進步,更進一步促使光連接取代電連接而成為未來主流的片上連接方式。目前,片上光連接最有效的方法就是在SOI芯片上集成光器件來實現(xiàn)連接,同時可使CMOS層和光層之間連接充分。圖1給出了片上光互連的整體結構,下文將逐一分析各個部分。

2.1 激光源

由于尺寸、能耗、成本等原因,激光源不做在片內,一般是片外的。片外激光源產生光后,通過光纖將光傳輸到光柵耦合器或者全息透鏡來有效地與芯片進行耦合,進而輸入到芯片上。

2004年,美國UCLA的Henry Samueli工程和應用科學學校了第一個能利用拉曼放大效應的硅激光器。2006年9月,英特爾公司與美國加州大學圣芭芭拉分校聯(lián)合展示了世界上第一個采用硅標準工藝制造的混合硅激光器。

2.2 發(fā)射器

發(fā)射器由光調制器和電驅動電路組成。光調制器一般用微環(huán)諧振器來實現(xiàn)。環(huán)的半徑和溫度等參數共同決定要調制的特定波長,通過注入電荷來改變環(huán)的折射率或光路徑的吸收系數,使得要調制的特定波長的光可以進出微環(huán)諧振器,這樣就實現(xiàn)了對光的調制,即光調制器將電信號調制到特定的波長上,完成了電信號到光信號的轉換。為進一步提高帶寬密度,各節(jié)點可以通過不同的微環(huán)諧振器將電信號分別調制到不同的波長上,然后在同一根波導中互不干擾地傳輸,即所謂的波分復用技術(WDM)。當前最流行的調制器有Mach-Zehnder基于干涉儀的硅調制器和基于微環(huán)諧振器的P-I-N二極管類型調制器。而電驅動電路就是負責在電邏輯單元控制下,產生數字電信號0和1。

2007年7月,Intel公司實現(xiàn)了40 Gbps硅光調制器, 2008年5月該公司實現(xiàn)了200 Gb/s傳送速度的光外部調制器,就在同年的1月份,IBM公司宣布已成功研發(fā)出如硅芯片般微小的電光調制器,大小僅100μm,傳輸率卻達10 Gbps。

2.3 光波導

光波導負責將調制后的光信號從調制器傳輸到目的端的接收器,為提高光連接的帶寬密度,可以使用波分復用技術在同一個波導的不同波長上傳輸數據。波導材料的選擇很重要,因為其對帶寬、時延和光連接面積有很大影響。目前,硅和聚合物是首選材料,在兩者之間作選擇要考慮到傳輸速度和帶寬的折中,因為這兩種材料各有優(yōu)勢。聚合物由于折射率較小,這種波導允許有較高的傳輸速度,但這種波導有個缺陷就是要求有較大的間距,這又會減小帶寬密度。一般,硅的損耗為1.3 dB/cm,而聚合物的損耗為1 dB/cm。

現(xiàn)如今,IBM提出的集成光聚合物波導技術預計傳輸損耗將達到0.05 dB/cm。德國Karlsruhe大學、比利時大學等研究機構制造了一種創(chuàng)新型的光波導結構―硅-有機雜化物(silicon-organichybrid,SOH)構成的波導。迄今為止,硅波導的信號傳輸速率極限是40 Gbit/s,而SOH 波導速率超過了100 Gbit/s。

2.4 接收器

接收器由光檢測器和TIA(跨阻抗放大器)組成。在接收端先通過一個光濾波器,從波導中提取特定波長的光,并將其傳輸到光檢測器,經光檢測器將光信號轉換為模擬電流輸出,即實現(xiàn)了光到電的轉換,在目前的技術條件下,光檢測器的輸出信號必須送入TIA,將電流放大并轉換為數字電壓的0和1,后經由電邏輯單元處理。從22 nm節(jié)點技術開始,晶體管越來越小的輸入電容允許光檢測器輸出信號不需要TIA放大,這就大大減小了功率的消耗。

2007年3月,IBM的研究人員在OFC會議上展示了160 Gbit/s的16通道CMOS光收發(fā)器。2008年,Intel宣布了一項在硅光電技術上的研究成果――硅基光電雪崩探測器,它的時鐘頻率為340 GHz,數據傳輸速度達到40 Gb/s。NANO公司在OFC/NFOEC 2009展會的技術會議上發(fā)表了最新研制的新型的高性能10 Gb/s鍺/硅雪崩光電探測器(Ge/Si APD)。

3多核光互連的實例分析

本節(jié)給出片上多核光互連的一個實例―Phastlane[16],并對其進行分析。Phastlane最終目標是在16 nm工藝下,設計出高速緩存一致的多核處理器,將擁有成百上千個核和一個使用多個片上內存控制器且高度交織的主存。

整體而言,Phastlane是由光路由器節(jié)點構成的一個二維片上mesh結構,本節(jié)以64個節(jié)點組成的結構為例。圖2(a)顯示了其中一個節(jié)點的構成。節(jié)點由2層構成,一層為光層,實現(xiàn)分組在光上的路由,一層為電層,包括處理器核、電緩存和內存控制器。為了清楚,在光的層面上僅顯示了輸入波導、輸出波導及電路的一部分。在路由器東南西北四個方向的輸入端口都有一個微環(huán)諧振器/接收器,負責接收目的地是本節(jié)點或被阻塞的分組。每個輸出端口的發(fā)送器/調制器負責發(fā)送在本地節(jié)點緩存或是在輸入端口緩存的分組。路由器內部的微環(huán)諧振器實現(xiàn)進入路由器的分組的轉向操作,即左轉或右轉。路由器之間采用12根波導相連,如圖2(a),其中C0,C1兩根波導負責傳輸路由器控制比特,D0-D9十根波導均采用64路波分復用技術,負責傳輸除路由器控制比特之外的分組信息。

如圖2(b)所示,假設S要與D通信,首先源節(jié)點S通過XY路由算法預先計算好路徑,因為要經過13個中間路由器到達D,那么除控制13個中間路由器外,還要有在目的節(jié)點D中的控制信息,共需14組控制比特?？刂票忍赜煽刂品纸M在各路由器中進行直走,左轉,右轉,本地,多播五種操作的比特構成。前三個比特分別路由分組到對應的三個輸出端口,本地比特表明路由器是否要為本地節(jié)點接收該分組,多播比特表明是多播操作,分組在路由器中的路由就通過設置對應的控制比特實現(xiàn)。每個路由器對應5比特的控制信息,劃為一個Group,所有的控制比特平均并交叉地分配于C0和C1中傳輸。在C0波導中,波長為的組1控制信息對應于路徑上第一個路由器,即R1的五個控制比特。當分組從S到達R1的E端口,并且沒有其他端口的分組對輸出端口W競爭時,具體通信過程將如下進行:所有C0中的比特會被C0波導E端口的微環(huán)諧振器/接收器接收,對應R1的Group1控制比特被轉換并檢測到直走比特已被設置,分組進入路由器沿直線從相應端口輸出,同時,被轉換并檢測到的直走比特會被暫時存儲在本地路由器R1中,以防在下一時鐘周期分組丟失,要通過使用過的路由控制信息建立一條丟棄信號的返回路徑到達源端。在圖2(a)中,光層四個角上的大箭頭代表返回路徑的輸入端口和輸出端口,與分組穿過路由器的方向相反。分組到達R2,R3,R4,R5,R6時,與上述過程相同。當分組到達R7,檢測到右轉比特設置,并由解碼之后的右轉比特控制路由器中對應的微環(huán)諧振器諧振,在分組進入路由器后實現(xiàn)分組的右轉。分組在R8,R9,R10,R11,R12,R13中的路由過程與R1中相同。最后分組到達目的地D,檢測到本地比特設置,接收轉換后的本地比特激活D0-D9和C1的微環(huán)諧振器/接收器接收整個分組,至此,源S到目的地D的通信過程結束。

如果在路由器中兩分組要輸出到同一端口,此時就要使用固定優(yōu)先權仲裁,即通過預先約定的固定優(yōu)先權決定哪個端口的分組先占有輸出端口N。對于競爭失敗的分組,路由器先通過輸入端口的微環(huán)諧振器/接收器接收,后將光信號轉換為電信號,送入路由器端口的輸入緩存中進行緩存,并擔負起再次發(fā)送該分組的任務。相對于新到的分組,緩存的分組對于輸出端口擁有較高的優(yōu)先權。而對于電緩存中分組對輸出端口的競爭,可以通過輪詢優(yōu)先權仲裁解決。

如果路由器的電緩存已滿,那么被阻塞的分組會被當前路由器丟棄,下一時鐘周期,在返回路徑的輸出端口發(fā)送一個分組丟棄的信號和該路由器的ID號,通知源端分組丟棄的信息。源端收到信息后,采取相應措施,如退避、重發(fā)。

以上是單播的通信過程描述,在Phastlane中若要進行多播或是廣播,可以通過設置分組中的多播控制比特來實現(xiàn)。

通過以上分析,可以得出Phastlane具有以下特點:①由于使用了光路由器結構和簡單的源維序路由算法,降低了路由時延,實現(xiàn)了高速傳輸;②鑒于光緩存實現(xiàn)困難,采用電緩存解決競爭失敗問題;③為了降低實現(xiàn)和控制的復雜度,在緩存不可用時只是簡單地將分組丟棄。

4總結

隨著集成電路技術的發(fā)展,多核系統(tǒng)會達到成百上千個核,全局連接將成為性能改善的主要瓶頸,于是,高性能、低能耗的片上光連接應運而生。多核之間的光互連消耗較少的片上能量卻可以提供高帶寬的應用,是一種很有前景的連接方式,不少光網絡的提出就證明了這一點。同時,光器件的研究與發(fā)展也將促使相關光網絡的實現(xiàn)成為可能。

參考文獻

[1] Borkar, S. Thousand Core Chips―A Technology Perspective. in DAC. USA: ACM. 2007.

[2] Horowitz, M. and W. Dally. How scaling will change processor architecture. in Solid-State Circuits Conference,Digest of Technical Papers. ISSCC. 2004 IEEE International. 2004.

[3] Agarwal, A. and M. Levy. The KILL Rule for Multicore. in Design Automation Conference, 2007. DAC '07. 44th ACM/IEEE. 2007.

[4] Geer, D., Chip Makers Turn to Multicore Processors. (Industry Trends).2005.

[5] Dally, W.J. and B. Towles. Route packets, not wires: on-chip interconnection networks. in Design Automation Conference. 2001.

[6] Hemani, A., A. Jantsch, S. Kumar, A. Postula, J. Oberg, M. Millberg, and D. Lindqvist. Network on a Chip: An architecture for billion transistor era. in Proc.IEEE NorChip Conference. 2000.

[7] Benini, L. and G. De Micheli, Networks on chips: a new SoC paradigm. Computer,35(1): p. 70-78.2002.

[8] Jantsch, A. and H. Tenhunen, Networks on Chip.Kluwer Academic Publishers. 2003,

[9] Srivastava, N. and K. Banerjee. A Comparative Scaling Analysis of Metallic and Carbon Nanotube Interconnections for Nanometer Scale VLSI Technologies. in the 21st International VLSI Multilevel Interconnect Conference(VMIC). 2004.

[10] Joshi, A., C. Batten, K. Yong-Jin, S. Beamer, I. Shamim, K. Asanovic, and V. Stojanovic. Silicon-photonic clos networks for global on-chip communication. in 3rd ACM/IEEE International Symposium on Networks-on-Chip. 2009.

[11] Pan, Y., P. Kumar, J. Kim, G. Memik, Y. Zhang, and A. Choudhary. Firefly: Illuminating Future Network-on-Chip with Nanophotonics. in ISCA. Austin,Texas,USA: ACM. 2009.

[12] Vantrease, D., R. Schreiber, M. Monchiero, M. McLaren, N.P. Jouppi, M. Fiorentino, A. Davis, N. Binkert, R.G. Beausoleil, and J.H. Ahn. Corona: System Implications of Emerging Nanophotonic Technology. in 35th International Symposium on Computer Architecture,ISCA '08. 2008.

[13] Shacham, A., K. Bergman, and L.P. Carloni. On the Design of a Photonic Network-on-Chip. in First International Symposium on Networks-on-Chip. 2007.

[14] Woodward, T.K. and A.V. Krishnamoorthy, 1-Gb/s Integrated Optical Detectors and Receivers in Commercial CMOS Technologies. IEEE journal of selected topics in quantum electronics,Vol.5,No.2.1999.

第7篇：高性能集成電路的概念范文

柔性電子技術

（Conformal Electronics Technology）

眾所周知，傳統(tǒng)的集成電路都必須在二維空間內布局，且具有堅硬、易折斷的特點。這也正是大部分電子產品都必須平板方正的原因。有機物和印刷材料制造的可伸縮元件雖然解決了剛性的問題，但在變化速度上、準確率和性能上都不能承擔過于復雜、嚴密的工作。

經過幾年的理論建模以及對構造和傳輸過程的反復調試，來自伊利諾伊大學厄本納-香檳分校材料科學與工程的約翰?瓊斯教授和他的同事發(fā)現(xiàn)了一種能夠有效改變硅片形狀的方法。這項發(fā)明能夠解決將超薄硅和對應導線在同一表面上的連接問題。當該表面被拉長時，由于這些硅片很薄，并且通過導線相連，因此這些硅片可以自由延展。此項研究可以在保持元件電子特性的基礎上將可彎曲元件與高性能設備集成起來，徹底改變了電子設備的工作方式和形態(tài)。約翰?瓊斯教授因此獲得了麻省理工大學頒發(fā)的勒梅爾森獎和五十萬美元的獎金。

MC10公司

基于約翰?瓊斯教授和喬治?懷特賽茲教授的研究成果，獲得了北橋創(chuàng)投和Osage聯(lián)屬大學共享創(chuàng)投基金的資助，MC10公司應運而生。公司有效的將實驗室研究轉化為產品應用，成為高校技術市場化的典范。公司的產品設計突破傳統(tǒng)電子設備的剛性，在原本不可想象的維度和材料上開創(chuàng)電子設備的新紀元。新技術利用現(xiàn)有工具、工藝，通過互連和封裝的方法，使用傳統(tǒng)高性能（>GHz）半導體材料制造出高性能、低成本的柔性電子材料。MC10公司裝置的設備，通過硅蝕刻出非常細的硅紋，并印刷到柔性襯底上。這就使電子器件能夠適應不平坦的表面，如人體皮膚。公司所有的工藝和產品均符合并達到互補金屬氧化物半導體的行業(yè)標準。

公司與研究機構、企業(yè)和組織積極合作，以優(yōu)勢互補的方式在醫(yī)療、國防、體育等各個領域都有創(chuàng)意應用出爐。為了拓展思路，公司甚至向社會公開募集相關產品應用的創(chuàng)意和構思。2010年12月，MC10與銳步公司高調簽署了合作協(xié)議，研制開發(fā)智能運動服。雖然產品仍處于概念設計階段，但銳步高級創(chuàng)意副總裁對合作充滿期待。相信結合銳步運動產品經驗和MC10前沿電子科技的產品將為未來帶來無限可能。

柔性電子技術在體育用品中的應用

智能運動服

目前市面上的所謂智能運動服大多都是通過“加”的方式實現(xiàn)。例如在運動胸衣中，使用可導電纖維記錄心率。但記錄的數據必須通過集成芯片傳到心率儀或運動腕表上進行計算、顯示。由于傳統(tǒng)集成芯片都是剛性芯片，因此在衣物內就必須增加一個塑料盒來承載和保護芯片，既不方便，也不美觀。將柔性硅芯片晶體管陣列集成在織物纖維上，或一片印花里，直接貼在衣物上，就不再需要累贅的“接線盒”。此外，運動服裝設備可能包含傳感器和一個微處理器，可監(jiān)控運動員的健康的許多指標，如對身體的影響，心臟和神經系統(tǒng)的電信號，汗液的pH值，血壓，步態(tài)和 關節(jié)的張力。這種裝置可以處理數據，并生成有關新陳代謝和運動狀態(tài)的信息，傳遞到其他設備上。MC10公司表示，與銳步聯(lián)合開發(fā)的智能運動服可在一兩年內問世。

智能運動鞋

大名鼎鼎的Nike+Ipod受到不少運動愛好者的青睞，但專用跑鞋、傳感器和Ipod的強大“專利”配置也令不少使用者望而卻步。有了柔性電子技術，無需專用跑鞋和專用傳感器，只要換上一片智能鞋墊，健身者就可以穿著自己喜愛的運動鞋自由運動。只要編碼和應用程序開放，數據就可以被傳送到經過匹配的任何智能設備上。

智能頭盔

新的柔性電子合成材料能適應人體，在更高的水平接觸皮膚，得到更高質量的測量。集成的晶體管可以放大和處理信號，擁有更好的靈敏度。這樣，柔性的電子裝置將能夠提供更多有價值的信息。如果將柔性電子裝置放置在頭盔內，不僅可以測量任意接觸點的數據，還可以大大降低產品的重量，避免目前智能頭盔固定點測量，模擬計算失真的問題。該設計已被美國軍方采納，用于記錄爆炸強度，溫度等數據。軍方研制的頭盔也包含晶體管，可獨立處理數據，是名副其實的智能頭盔。

可穿戴太陽能電池

太陽能電池充電器再便攜也還是需要攜帶。通過柔性電子裝置將太陽能板植入衣帽、背包中，不僅可以解決為其它移動設備充電的問題，也可以為衣物內的其它有源器件供電。

第8篇：高性能集成電路的概念范文

關鍵詞：環(huán)氧樹脂 封裝材料 研究現(xiàn)狀

一、環(huán)氧樹脂電子封裝材料的研究現(xiàn)狀

環(huán)氧樹脂是泛指分子中含有兩個或兩個以上環(huán)氧基團的有機高分子化合物。由于其分子結構中含有活潑的環(huán)氧基團，能與胺、酸酐、咪唑、酚醛樹脂等發(fā)生交聯(lián)反應，形成不溶、不熔的具有三向網狀結構的高聚物。這種聚合物結構中含有大量的羥基、醚鍵、氨基等極性基團，從而賦予材料許多優(yōu)異的性能，比如優(yōu)良的粘著性、機械性、絕緣性、耐腐蝕性和低收縮性，且成本比較低、配方靈活多變、易成型生產效率高等，使其廣泛地應用于電子器件、集成電路和LED的封裝

1962年，通用電氣公司的尼克·何倫亞克（Hol-onyak）開發(fā)出第一種實際應用的可見光發(fā)光二極管就是使用環(huán)氧樹脂封裝的。環(huán)氧樹脂種類很多，根據結構的不同主要分為縮水甘油醚型、縮水甘油酯型、縮水甘油胺型、脂肪族、脂環(huán)族、酚醛環(huán)氧樹脂、環(huán)氧化的丁二烯等。由于結構決定性能，因此不同結構的環(huán)氧樹脂，其對所封裝的制品的各項性能指標會產生直接的影響。例如Huang J C等以六氫鄰苯二甲酸酐為固化劑，以TBAB為催化劑，分別對用于LED封裝的雙酚A型環(huán)氧樹脂D E R.-331、UV穩(wěn)定劑改性后的雙酚A型環(huán)氧樹脂Eporite-5630和脂環(huán)族環(huán)氧樹脂ERL-4221進行了研究。研究發(fā)現(xiàn)，D E R-331這類雙酚A型環(huán)氧樹脂主鏈上有許多醚鍵、苯環(huán)、次甲基和異丙基，側鏈上則有規(guī)律地間隔出現(xiàn)許多仲羥基。其中，環(huán)氧基和羥基賦予樹脂反應性，使樹脂固化物具有很強的內聚力和黏接力；而極性的醚健和羥基基團則有助于提高材料的浸潤性和粘附力；苯環(huán)和異丙基賦予聚合物良好的耐熱性和剛性，但因主鏈含苯環(huán)，容易發(fā)生光降解而老化并發(fā)黃導致光衰，直接影響LED器件的使用壽命。Eporite-5630因在雙酚A型環(huán)氧樹脂的結構中引入了耐UV的化學結構，使得材料不僅保持了DE R-331優(yōu)點，還擁有更好的耐UV性能，更適合于LED的封裝。ERL-4221是脂環(huán)族環(huán)氧，由于環(huán)氧基直接連接在脂環(huán)上，能形成緊密的剛性分子結構，固化后交聯(lián)密度增大，使得固化后的材料具有較高的熱變形溫度，可達300℃以上；分子結構中不含苯環(huán)，表現(xiàn)出良好的耐UV性能和低吸濕性，比較適合用于戶外LED，但其固化過程中產生的內應力導致其它性能較差。雙酚A型環(huán)氧樹脂因原料易得、成本低、產量大、用途廣，被稱為通用型環(huán)氧樹脂，占環(huán)氧樹脂總用量的90%。該類樹脂具有良好的黏接性、耐腐蝕性、介電性能和成型性。但是，由于苯基和羥基的存在亦使得材料的耐熱性和韌性不高，耐濕熱性和耐候性比較差，容易發(fā)生黃變導致光衰，直接影響LED器件的使用壽命。另外，由于純環(huán)氧樹脂具有高的交聯(lián)結構，因而存在質脆、易疲勞、耐熱性不夠好、抗沖擊韌性差等缺點。因此，需要對其做進一步的改性才能保證封裝器件的可靠性及滿足多樣化的LED封裝要求。Charles等使用二或三烷氧基硅烷與環(huán)氧樹脂共混并反應，發(fā)現(xiàn)少量的硅烷即可降低材料的吸濕性，提高環(huán)氧的絕緣性和耐久性。Shiobara等則采用含氫的硅樹脂與烯丙基縮水甘油醚等化合物進行硅氫加成反應，制備有機硅改性的環(huán)氧化合物，然后將其與環(huán)氧樹脂進行共固化，得到高玻璃化轉變溫度、低熱膨脹系數及抗龜裂性好的封裝材料。Yoshinori等通過在聚二甲基硅氧烷鏈段中引入一定的苯基來改善與環(huán)氧樹脂的相容性，在側鏈上引入氨基與環(huán)氧反應，將有機硅鏈段接枝到環(huán)氧結構中來減少固化產物的內應力和耐高低溫沖擊性能。劉偉區(qū)等在有機硅改性環(huán)氧樹脂的發(fā)明專利中采用氯端基封端的有機硅與雙酚A型環(huán)氧樹脂中的羥基反應，生成有機硅改性雙酚A型環(huán)氧樹脂后，再將改性樹脂與各種電子封裝用環(huán)氧相混合并共同固化，達到了既提高環(huán)氧樹脂的韌性和耐熱性又能明顯降低吸水率的目的。此外，該工藝相對簡單，成本相對低廉，有利于大量推廣應用及工業(yè)化。Barton等的研究發(fā)現(xiàn)150℃左右環(huán)氧樹脂的透明度降低，LED光輸出減弱，在135～145℃范圍內還會引起樹脂嚴重退化，對LED壽命有重要的影響。在大電流情況下，封裝材料甚至會碳化，在器件表面形成導電通道，使器件失效。

為了提高材料的耐熱性，減少因黃變而引起的光衰，Suzuki等選擇脂環(huán)族環(huán)氧樹脂的固化性能進行研究，結果發(fā)現(xiàn)這類材料經過幾周的老化實驗之后，其在400nm的光透過率仍為90%，具有良好的耐老化性，抗紫外輻射性很好。這是由于環(huán)氧基直接連接在脂環(huán)上，能形成緊密的剛性分子結構，固化后交聯(lián)密度增大，使得固化后的材料具有較高的熱變形溫度。同時，分子結構中不含苯環(huán)，具有優(yōu)良的耐候性、耐化學、耐沖擊性能、抗紫外輻射性。另外，因其是由脂環(huán)族烯烴經過有機過氧酸的環(huán)氧化制備得到的，其離子含量低，電性能好，不會因有氯的存在而產生對微電路的腐蝕等問題，適合于用作LED的封裝材料。李元慶等通過填充納米氧化鋅來提高對紫外光的屏蔽效果，減少紫外光對封裝膠的破壞。結果發(fā)現(xiàn)，選擇合適的粒徑對封裝材料的光學性能尤為重要，當ZnO含量低于0.07%（wt）、粒徑小于27nm時復合封裝材料在可見光區(qū)具有高的透明性，同時又有良好的耐紫外光輻射性，滿足UV-LED封裝的需要。Hi-sataka等人將粒徑5～40nm的二氧化硅和粒徑5～100nm的球形玻璃粉加入到有機硅改性環(huán)氧樹脂中，硫化成型后材料的透光率可達95.7%，折射率為1.53～1.56，線膨脹系數為40×10-6K-1左右，經200次冷熱沖擊后損壞率僅4%～12.5%。周利寅等在環(huán)氧固化體系中引入環(huán)氧倍半硅氧烷，利用氧倍半硅氧烷的籠型結構及高鍵能的硅氧鍵來提高環(huán)氧封裝料的耐熱性和抗黃變性。黃偉等采用4-乙烯基-環(huán)氧環(huán)己烷與含氫環(huán)體進行加成反應，然后使用β-二酮金屬絡合物作為催化劑來固化有機硅改性的環(huán)氧樹脂，發(fā)現(xiàn)產物具有優(yōu)良的光學性能、抗紫外、耐高溫老化性能，適合于UV-LED的封裝。由于使用的催化劑是有機金屬化合物，其在中溫與有機硅改性環(huán)氧樹脂中有良好的溶解性，本身耐高溫，可以有效避免因為使用胺或酐固化劑而產生的高溫黃變問題。此外，還有通過對雙酚A化合物進行加氫制備不含雙鍵的氫化雙酚A型環(huán)氧樹脂來提高封裝材料的耐候性。

為了提高材料的硬度、耐冷熱沖擊能力，降低其模量，日本信越化學公司將含硅羥基的乙烯基硅樹脂、含氫硅油及少量有機硅彈性體加入環(huán)氧樹脂中，使用鉑系催化劑催化硅氫加成反應，烷氧基或酰基或硅羥基鋁化物作環(huán)氧固化劑，經注塑成型后獲得折射率高達1？51、硬度70A、不吸塵、低模量、低收縮率的LED封裝材料。另外，該封裝材料經-40℃/120℃冷熱沖擊1000次不開裂。雖然通過以上方法改性能夠一定程度上改善環(huán)氧樹脂封裝料的耐熱、抗黃變性能，但隨著商業(yè)化LED功率不斷提高，大功率的芯片需要更高的電流和導致更高結溫，對LED的封裝材料亦提出更高的要求?，F(xiàn)在的環(huán)氧及改性產品因自身熱阻比較大，不利于散熱而影響LED芯片的使用壽命，已不能滿足使用需求。為了有效地降低封裝熱阻，提高出光效率，必須尋找一種新的替代材料。

二、環(huán)氧樹脂電子封裝材料的發(fā)展趨勢

1.液晶環(huán)氧樹脂

液晶環(huán)氧樹脂是一種高度分子有序、深度分子交聯(lián)的聚合物網絡，它融合了液晶有序與網絡交聯(lián)的優(yōu)點，與普通環(huán)氧樹脂相比，其耐熱性、耐水性和耐沖擊性都大為改善，可以用來制備高性能復合材料；同時，液晶環(huán)氧樹脂在取向方向上線膨脹系數很小，而且其介電強度高、介電損耗小，是一種在電子封裝領域具有美好應用前景的新型功能材料。

2.新型脂環(huán)氧樹脂

脂環(huán)式環(huán)氧樹脂的合成中，不用環(huán)氧氯丙烷為原料，因此產品的有機氯含量為0。因此有可能開發(fā)出超高純度的環(huán)氧樹脂新材料，這對于電子封裝的高純凈要求十分有利。目前這方面的研究報道很少，幾乎沒有工業(yè)化的產品出現(xiàn)，是今后電子封裝材料值得注意的一個開發(fā)方向。

3.綠色環(huán)保封裝材料

塑封材料大多采用含各種添加成分的熱固環(huán)氧樹脂，固化后大部分可抵抗化學侵蝕，產品報廢時難以溶解，有的還會釋放出有害物質。隨著信息產業(yè)的飛速發(fā)展，器件封裝量日益增加，產品報廢時產生的廢物將迅速增加，這必然造成環(huán)境污染的問題。因此，開發(fā)綠色環(huán)保型封裝材料是未來的必然趨勢。解決這一問題的一個可能途徑是使用熱塑封裝材料，但這會帶來許多新的可靠性問題。

4.環(huán)氧樹脂基納米復合封裝材料

環(huán)氧樹脂中加入納米材料是一種行之有效的改性方法。納米材料的表面非配對原子多，與環(huán)氧樹脂發(fā)生物理或化學結合的可能性大，增強了粒子與基體的界面結合，因而可承擔一定的載荷，具有增強、增韌的可能，過精細控制無機超微粒子在環(huán)氧樹脂中的分散與復合，能以很少的無機粒子體積含量，在一個相當大的范圍內有效地改善復合材料的綜合性能，增強、增韌、抗老化，且不影響材料的加工特性。因此，如能采用有效的方法，解決納米材料在環(huán)氧基體中的分散問題，將有可能制備出強度好、韌性高、耐熱的高性能封裝材料。

當前，伴隨著高密度高性能的要求出現(xiàn)了許多新的發(fā)展形式，電子封裝的概念也已從傳統(tǒng)的器件轉為系統(tǒng)，即在封裝的信號傳遞、支撐載體、熱傳導、芯片保護等傳統(tǒng)功能的基礎上進一步擴展，利用薄膜、厚膜工藝以及嵌入工藝將系統(tǒng)的信號傳輸電路及大部分有源、無源元件進行集成，并與芯片的高密度封裝和元器件外貼工藝相結合，從而實現(xiàn)對系統(tǒng)的封裝集成，達到最高密度的封裝。封裝面向系統(tǒng)在國際上已成為該領域的制高點，各大公司都在投入巨資進行發(fā)展。高分子材料的發(fā)展將為封裝技術的革命提供更多可選擇的新型材料，特別是塑料共混改性技術的發(fā)展，一系列高性能、新功能、低成本新材料大量涌現(xiàn)。將反應性擠出增容技術、分子原位復合技術、反應擠出合成技術等新技術應用于封裝材料的研究，必將大大推動封裝技術的進步和發(fā)展。高分子材料的改性新技術與面向系統(tǒng)的封裝相結合，有可能導致封裝技術的新革命。

參考文獻

[1] 陶長元、董福平、杜軍、劉弘煒. LED封裝用環(huán)氧樹脂的研究進展.[C].第十一次全國環(huán)氧樹脂應用技術學術交流會論文集，江蘇常熟，2005

[2] 周利寅、賀英、張文飛、諶小斑. LED封裝用環(huán)氧樹脂/環(huán)氧倍半硅氧烷雜化材料的研制[J].工程塑料應用， 2009， 37（3）：5-8.

[3] Huang W， Yuan Y X， Yu Y Z. Synthesis， curing and proper-ties of silicone-epoxies[J]. Journal of Adhesion and Interface.2006， 7（4）：39-44.

第9篇：高性能集成電路的概念范文

2014年以來，國際經濟復蘇乏力，國內宏觀經濟環(huán)境不容樂觀，我國電子新信息制造業(yè)呈現(xiàn)出發(fā)展持續(xù)波動、出口負增長、智能硬件領域新產品新服務活躍等特點。產業(yè)發(fā)展仍然存在宏觀經濟環(huán)境不確定性顯現(xiàn)、集成電路基金布局、部分領域惡性競爭風險加劇、知識產權布局及共享意識薄弱等問題。

在工業(yè)互聯(lián)網、智能硬件的平臺競爭以及企業(yè)跨界并購活躍的新形勢下，產業(yè)亟待尋找新的產業(yè)增長點，加快經濟發(fā)展方式轉型。

基本情況

產業(yè)增速在波動中小幅回升

1、產業(yè)增速呈現(xiàn)波動

2014年以來，我國電子信息制造業(yè)增幅一直在7-10%之間徘徊。 1-8月，產業(yè)實現(xiàn)銷售產值6.42萬億元，同比增長9.7%，比去年同期（11.2%）回落1.5個百分點，比1-5月、1-6月、1-7月環(huán)比分別上升0.7個、0.1個、和下降0.3個百分點。規(guī)模以上制造業(yè)增加值同比增長11.2%，與去年同期（11.1%）和今年1-7月（11.5%）相比，分別上升0.1和下降0.3個百分點，高于工業(yè)平均水平2.7個百分點?？v觀今年1-8月，3月、4月銷售產值增長明顯提升，扭轉了1-2月開局低迷之勢，之后產業(yè)總體保持平穩(wěn)發(fā)展態(tài)勢，6月銷售產值達到年初以來最好水平，8月制造業(yè)主要指標小幅回調。

2、主要產品產量增速差別顯著

一方面，由于市場較為飽和，手機等市場較為成熟的整機產品增速繼續(xù)下降，1-8月全行業(yè)共生產手機11.23億部，增速同比下降11.8個百分點。另一方面，受市場拉動，彩電產量明顯上升，生產9683.7萬臺，增速比去年同期上升7.5個百分點。此外，移動通信基站成為產品增長的最大亮點，增幅高達143.6%。

3、主要行業(yè)增速普遍下滑

通信設備制造業(yè)仍然引領產業(yè)發(fā)展，但由于智能手機市場正逐漸飽和，行業(yè)增速呈持續(xù)下滑。1-8月，通信設備行業(yè)實現(xiàn)銷售產值為15.9%，比去年同期下降10.4個百分點；家用視聽行業(yè)受主要貿易伙伴東南亞國家電視升級換代需求影響，8月外銷回暖，內銷小幅回調。1-8月家用視聽行業(yè)實現(xiàn)銷售產值4807億元，同比增長4.6%；計算機行業(yè)的行業(yè)占比和貢獻率繼續(xù)下滑，1-8月計算機行業(yè)實現(xiàn)銷售產值14256億元，同比增長3%，占全行業(yè)比重比去年同期下降2.1個百分點，對全行業(yè)增長的貢獻率由去年同期的12.4%下降至7.2%。

產業(yè)進出口仍處于負增長

1、電子信息產品進出口延續(xù)嚴峻態(tài)勢

受上年基數較高以及打擊對港虛假貿易等因素影響，2014年以來我國電子信息產品進出口額增長由正轉負，三季度以來，外貿形勢逐漸好轉，但總體形勢依舊嚴峻。1-8月，我國電子信息產品進出口總額8278億美元，同比下降4.6%，降幅比1-7月收窄0.5個百分點；其中，出口4907億美元，同比下降2.8%，降幅比1-7月收窄0.6個百分點；進口3370億美元，同比下降7%，降幅比1-6月收窄0.5個百分點。值得關注的是8月當月出口增長明顯，出口額達655.8億美元，同比增長1.3%，扭轉前期同比下降態(tài)勢。

2、主要行業(yè)和產品出口呈現(xiàn)分化

分行業(yè)看，當前電子信息產品出口呈現(xiàn)出兩極分化情況，僅電子器件產品呈現(xiàn)下降態(tài)勢，其余行業(yè)已經實現(xiàn)正增長。計算機行業(yè)和通信設備行業(yè)出口增速均不足5%，家用電子電器、電子元件、電子儀器儀表，增速為5-10%，廣播電視設備、電子材料增速超過5%。但是，1-8月，電子器件產業(yè)出口額達865.9億美元，增速下降逾20%，出口形勢仍然嚴峻。

3、集成電路領域出口異常導致產業(yè)出口增速下降

電子器件行業(yè)出口額865.9億美元，同比下降24.7%，其中，集成電路出口下降仍然是最主要原因。從月度數據看，集成電路出口增速止跌，但未出現(xiàn)使進出口由負轉正的重要轉變。6月以來，集成電路出口結束10個月的加速下跌態(tài)勢，連續(xù)3個月出口值均約20億美元。8月，集成電路出口同比下降13.6%，仍然成為電子信息產品出口負增長的主要因素。

智能硬件領域呈現(xiàn)高度活躍

1、各大手機廠商爭相新的智能手機

三季度以來，以蘋果手機iPhone6和iPhone6 plus的為代表，三星 Note4 及Note Edge、小米手機4、魅族MX4、中興通訊三款手機、索尼Xperia C3及Xperia Z3、聯(lián)想Vibe Z2、華為Ascend G7及Ascend Mate7、HTC IFA、諾基亞 IFALumia730/735等各大手機廠商旗艦產品相繼問世，旨在奪取更多市場份額。

2、手機制造商、互聯(lián)網廠商加緊布局可穿戴設備

蘋果和摩托羅拉分別推出Apple Watch和Moto 360等產品的，百度積極打造智能生活硬件生態(tài)圈，谷歌針對可穿戴設備的Android Wear操作系統(tǒng)及面向第三方開發(fā)人員的可穿戴設備軟件開發(fā)工具包（SDK），已經吸引了摩托羅拉、三星、LGD、HTC等企業(yè)加盟。

3、智能家居領域呈現(xiàn)多方向新進展

三季度以來，湘鄂情與安徽廣電聯(lián)合進入安徽省家庭智能有線電視云終端，中國電信推出智慧家庭服務平臺“悅me”，阿里巴巴家庭數字娛樂生態(tài)戰(zhàn)略，海爾電視和阿里數字擬于9月智能電視。

主要問題

宏觀經濟環(huán)境不確定性顯現(xiàn)

國家統(tǒng)計局的8月份最新數據顯示，經濟運行再次出現(xiàn)波動。由于世界經濟復蘇乍暖還寒、國外需求不振，并受基數、氣候等特殊因素的影響，國內房地產調整效應累積增加、企業(yè)主動調結構轉方式，我國工業(yè)、電力、投資等主要經濟指標增速普遍出現(xiàn)回落。1-8月，計算機、通信和其他電子設備制造業(yè)增長9.6%，回落1.5個百分點。據估計，汽車和電子行業(yè)增速回落拉低規(guī)模以上工業(yè)增加值增速合計達到0.31個百分點，約占全部規(guī)模以上工業(yè)增速回落的14.8%。

集成電路產業(yè)基金，呈現(xiàn)集中支持風險

隨著《國家集成電路產業(yè)發(fā)展推進綱要》的出臺實施，規(guī)模為1250億元的國家集成電路發(fā)展基金管理公司已于近日成立。在全國大力推動集成電路產業(yè)發(fā)展的背后，也暴露出了基金的集中式支持、地方投資熱情高漲和集成電路企業(yè)估值等問題。雖然推進綱要中強調產業(yè)投資基金主要投資集成電路領域，但集成電路產業(yè)不是獨立產業(yè)，其設計與市場應用需求密不可分。在《推進綱要》“設計為龍頭、制造為基礎、設備和材料為支撐”的意見指導下，積極將市場作為設計的源頭，通過市場再尋找或培育投資標的，大力支持整機企業(yè)發(fā)展集成電路業(yè)務。

部分領域惡性競爭風險加劇

我國已經培育出華為、百度、騰訊、阿里巴巴等具有世界影響力和國際競爭力的大型企業(yè)，但大型龍頭企業(yè)對于國內市場競爭環(huán)境的塑造仍需加強。

在通信設備領域，存在過度使用專利訴訟、產品質疑和論證等行為打擊競爭對手的嫌疑，將影響市場競爭秩序的公平性和穩(wěn)定性。在互聯(lián)網領域，大型互聯(lián)網公司通過并購、戰(zhàn)略投資、打壓等手段，一定程度上抑制了初創(chuàng)企業(yè)和小微企業(yè)的發(fā)展。2003年以來，互聯(lián)網行業(yè)只有京東和360等極少數企業(yè)成長起來，中國互聯(lián)網面臨荒漠化的危險。

知識產權布局及共享意識薄弱

雖然我國企業(yè)在專利布局上已經取得一定進展，比如華為在5G方面申請專利數量已經超過了愛立信，但隨著專利訴訟案件數量的迅速增長，我國仍亟需增強知識產權保護意識和專利布局。

當前，我國企業(yè)申請專利中發(fā)明專利的占比偏低，對于產業(yè)發(fā)展影響深遠的核心專利更是少之又少，關鍵還在于我國企業(yè)對前瞻技術的知識產權布局意識缺乏。

以云計算、大數據等新興領域為例，我國知識產權法律法規(guī)不夠健全，難以長期支持具有自主創(chuàng)新意識的企業(yè)占領新的高地。更為重要的是，與國際平均水平比較，我國大中型企業(yè)的專利共享意識十分淡薄，龍頭企業(yè)在擁有了相關專利后缺乏聯(lián)合帶動產業(yè)發(fā)展的觀念和行動，容易形成產業(yè)無序發(fā)展。

四季度走勢判斷

展望四季度產業(yè)發(fā)展態(tài)勢，我們認為，就市場環(huán)境而言，國內外宏觀環(huán)境依舊徘徊增長，產業(yè)投資增速小幅下滑，預計四季度電子信息制造業(yè)仍將維持低速增長，但由于龍頭企業(yè)的拉動作用，整體狀況將好于三季度。同時，政策效應有待集中爆發(fā)。寬帶中國政策將推動寬帶基礎設施建設，移動基站設施布局的基礎上帶動終端產品增長，集成電路產業(yè)扶持政策有望進一步增強集成電路產業(yè)的支柱作用。綜上，預計四季度電子信息制造業(yè)的銷售產值增速將略高于三季度水平，達10-11%；增加值增速基本維持現(xiàn)狀，約11%。

四季度產業(yè)發(fā)展將面臨以下三方面趨勢：

兩化深度融合呈現(xiàn)新方向，工業(yè)互聯(lián)網成為國際競爭制高點

針對企業(yè)互聯(lián)網戰(zhàn)略機遇做好頂層設計，互聯(lián)網工業(yè)戰(zhàn)略。在美國商務部的支持下，2014年3月底，由AT&T、思科、通用電氣（GE）、IBM、英特爾等發(fā)起成立的工業(yè)互聯(lián)網聯(lián)盟（IIC）力圖通過設備與IT技術的融合，將高性能設備、低成本傳感器、互聯(lián)網、大數據分析等技術的結合，從而大幅提高現(xiàn)有產業(yè)的效率并創(chuàng)造新產業(yè)，進一步推進美國“再工業(yè)化”國家戰(zhàn)略。工業(yè)互聯(lián)網具有從產品創(chuàng)新轉向客戶為中心、從流程管控轉向數據系統(tǒng)、從延時運營轉向實時運營、從領導指揮轉向員工創(chuàng)新四大特點，是未來信息產業(yè)與傳統(tǒng)產業(yè)融合的制高點，也將成為下一階段全球信息產業(yè)競爭的核心。

智能硬件形態(tài)逐漸豐富，從產品競爭走向平臺競爭

智能硬件正成為電子信息制造領域的新熱點。這一涵蓋了智能手機、智能汽車、智能家居、可穿戴設備等有形概念以及智能制造、3D打印、人工智能等無形概念的新事物，逐漸成為電子信息產業(yè)發(fā)展的風向標，成為驅動開啟產業(yè)新紀元的創(chuàng)新導引。三季度以來，隨著蘋果、摩托羅拉進軍可穿戴設備，國內外龍頭企業(yè)積極布局智能家居，甚至芯片廠商、互聯(lián)網企業(yè)頻頻發(fā)力智能汽車領域，都體現(xiàn)了這些新興領域的生命力，而智能手機領域的平臺競爭可能向各智能硬件領域延伸。

企業(yè)并購愈發(fā)活躍，跨界競爭日趨激烈

科技與產業(yè)的融合生生不息，互聯(lián)網以其滲透性，影響著所有關聯(lián)性或高或低的行業(yè)，促成了IT行業(yè)極其活躍的并購活動，推動產業(yè)跨界競爭升級。三季度以來，國內外IT并購市場繼續(xù)活躍，跨界融合層出不窮。互聯(lián)網企業(yè)對移動即時通訊、電子地圖等入口競爭的關注加劇，芯片、電腦、服務器等傳統(tǒng)制造業(yè)領域都出現(xiàn)了大型并購活動，網絡安全技術、人工智能、云等新領域也成為并購重要對象，體現(xiàn)了跨界競爭的新方向。高檔餐飲企業(yè)湘鄂情力圖轉型云計算和智能終端，聯(lián)手安徽廣電、技術端聯(lián)手中科院，擬投資15-25億元開發(fā)覆蓋安徽省的家庭智能有線電視云終端，也代表了傳統(tǒng)企業(yè)對IT產業(yè)的滲透。

政策建議

1、組織國內支撐機構梳理集成電路產業(yè)鏈條，研判產業(yè)發(fā)展趨勢

針對集成電路產品或標的進行分門別類，對于市場性的標的，由集成電路管理公司根據市場情況自行判斷投資可行性，對于戰(zhàn)略性的，如國家信息安全或產業(yè)安全的，由政府或基金公司進行抉擇，避免由于基金公司和基金管理公司之間的博弈而未能有效貫徹國家戰(zhàn)略意圖或貽誤戰(zhàn)機。

2、盡快實施工業(yè)互聯(lián)網相關戰(zhàn)略，深入推進兩化融合

針對德國的“工業(yè)4.0”和美國的“工業(yè)互聯(lián)網”等發(fā)達國家互聯(lián)網經濟戰(zhàn)略的持續(xù)升級，我國應系統(tǒng)地提出適應我國國情的兩化深度融合的發(fā)展戰(zhàn)略。盡快制定工業(yè)互聯(lián)網的相關戰(zhàn)略，在進一步推進信息化建設的基礎上，加強互聯(lián)網和智能制造技術對農業(yè)、工業(yè)和服務業(yè)的滲透，增強信息技術在企業(yè)生產、經營、管理等方面的決策支撐作用。

3、進一步重視知識產權布局，加強新興領域的國際國內標準建設

在通信設備領域、通信運營領域等快速發(fā)展領域，加強對四代、五代通信技術專利布局，推動華為、中興等通信設備龍頭企業(yè)通過專利布局搶占行業(yè)發(fā)展的國際領先優(yōu)勢。在物聯(lián)網、云計算、大數據等領域，在去“IOE”化的基礎上，推動百度、阿里巴巴、聯(lián)想等企業(yè)盡快制訂云計算、數據倉庫標準，在搶先建設國內標準的基礎上，力爭形成國際標準，占領云計算、大數據發(fā)展的新高地。