電路設(shè)計(jì)的基本方法精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的電路設(shè)計(jì)的基本方法主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：電路設(shè)計(jì)的基本方法范文

【關(guān)鍵詞】集成電路；EDA；項(xiàng)目化

0 前言

21世紀(jì)是信息時(shí)代，信息社會(huì)的快速發(fā)展對(duì)集成電路設(shè)計(jì)人才的需求激增。我國(guó)高校開(kāi)設(shè)集成電路設(shè)計(jì)課程的相關(guān)專業(yè)，每年畢業(yè)的人數(shù)遠(yuǎn)遠(yuǎn)滿足不了市場(chǎng)的需求，因此加大相關(guān)專業(yè)人才的培養(yǎng)力度是各大高校的當(dāng)務(wù)之急。針對(duì)這種市場(chǎng)需求，我校電子信息工程專業(yè)電子方向致力于培養(yǎng)基礎(chǔ)知識(shí)扎實(shí)，工程實(shí)踐動(dòng)手能力強(qiáng)的集成電路設(shè)計(jì)人才[1]。

針對(duì)集成電路設(shè)計(jì)課程體系，進(jìn)行課程教學(xué)改革。教學(xué)改革的核心是教學(xué)課程體系的改革，包括理論教學(xué)內(nèi)容改革和實(shí)踐教學(xué)環(huán)節(jié)改革，旨在改進(jìn)教學(xué)方法，提高教學(xué)質(zhì)量，現(xiàn)已做了大量的實(shí)際工作，取得了一定的教學(xué)成效。改革以集成電路設(shè)計(jì)流程為主線，通過(guò)對(duì)主流集成電路開(kāi)發(fā)工具Tanner Pro EDA設(shè)計(jì)工具的學(xué)習(xí)和使用，讓學(xué)生掌握現(xiàn)代設(shè)計(jì)思想和方法，理論與實(shí)踐并重，熟悉從系統(tǒng)建模到芯片版圖設(shè)計(jì)的全過(guò)程，培養(yǎng)學(xué)生具備從簡(jiǎn)單的電路設(shè)計(jì)到復(fù)雜電子系統(tǒng)設(shè)計(jì)的能力，具備進(jìn)行集成電路設(shè)計(jì)的基本專業(yè)知識(shí)和技能。

1 理論教學(xué)內(nèi)容的改革

集成電路設(shè)計(jì)課程的主要內(nèi)容包括半導(dǎo)體材料、半導(dǎo)體制造工藝、半導(dǎo)體器件原理、模擬電路設(shè)計(jì)、數(shù)字電路設(shè)計(jì)、版圖設(shè)計(jì)及Tanner EDA工具等內(nèi)容，涉及到集成電路從選材到制造的不同階段。傳統(tǒng)的理論課程教學(xué)方式，以教師講解為主，板書教學(xué)，但由于課程所具有的獨(dú)特性，在介紹半導(dǎo)體材料和半導(dǎo)體工藝時(shí)，主要靠教師的描述，不直觀形象，因此引進(jìn)計(jì)算機(jī)輔助教學(xué)。計(jì)算機(jī)輔助教學(xué)是對(duì)傳統(tǒng)教學(xué)的補(bǔ)充和完善，以多媒體教學(xué)為主，結(jié)合板書教學(xué)，以圖片形式展現(xiàn)各種形態(tài)的半導(dǎo)體材料，以動(dòng)畫的形式播放集成電路的制造工藝流程，每一種基本電路結(jié)構(gòu)都給出其典型的版圖照片，使學(xué)生對(duì)集成電路建立直觀的感性認(rèn)識(shí)，充分激發(fā)教師和學(xué)生在教學(xué)活動(dòng)中的主動(dòng)性和互動(dòng)性，提高教學(xué)效率和教學(xué)質(zhì)量。

2 實(shí)踐教學(xué)內(nèi)容的改革

實(shí)踐教學(xué)的目的是依托主流的集成電路設(shè)計(jì)實(shí)驗(yàn)平臺(tái)，讓學(xué)生初步掌握集成電路設(shè)計(jì)流程和基本的集成電路設(shè)計(jì)能力，為今后走上工作崗位打下堅(jiān)實(shí)的基礎(chǔ)。傳統(tǒng)的教學(xué)方式是老師提前編好實(shí)驗(yàn)指導(dǎo)書，學(xué)生按照實(shí)驗(yàn)指導(dǎo)書的要求，一步步來(lái)完成實(shí)驗(yàn)。傳統(tǒng)的實(shí)驗(yàn)方式不能很好調(diào)動(dòng)學(xué)生的積極性，再加上考核方式比較單一，學(xué)生對(duì)集成電路設(shè)計(jì)的概念和流程比較模糊，為了打破這種局面，實(shí)踐環(huán)節(jié)采用與企業(yè)密切相關(guān)的工程項(xiàng)目來(lái)完成。項(xiàng)目化實(shí)踐環(huán)節(jié)可以充分發(fā)揮學(xué)生的主動(dòng)性，使學(xué)生能夠積極參與到教學(xué)當(dāng)中，從而更好的完成教學(xué)目標(biāo)，同時(shí)也能夠增強(qiáng)學(xué)生的工程意識(shí)和合作意識(shí)。

實(shí)踐環(huán)節(jié)選取CMOS帶隙基準(zhǔn)電壓源作為本次實(shí)踐教學(xué)的項(xiàng)目。該項(xiàng)目來(lái)源于企業(yè)，是數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器的一個(gè)重要的組成模塊。本項(xiàng)目從電路設(shè)計(jì)、電路仿真、版圖設(shè)計(jì)、版圖驗(yàn)證等流程對(duì)學(xué)生做全面的訓(xùn)練，使學(xué)生對(duì)集成電路設(shè)計(jì)流程有深刻的認(rèn)識(shí)。學(xué)生要理解CMOS帶隙基準(zhǔn)電壓源的原理，參與到整個(gè)設(shè)計(jì)過(guò)程中，對(duì)整個(gè)電路進(jìn)行仿真測(cè)試，驗(yàn)證其功能的正確性，然后進(jìn)行各個(gè)元件的設(shè)計(jì)及布局布線，最后對(duì)版圖進(jìn)行了規(guī)則檢查和一致性檢查，完成整個(gè)電路的版圖設(shè)計(jì)和版圖原理圖比對(duì)，生成GDS II文件用于后續(xù)流片[2]。

CMOS帶隙基準(zhǔn)電壓源設(shè)計(jì)項(xiàng)目可分為四個(gè)部分啟動(dòng)電路、提供偏置電路、運(yùn)算放大器和帶隙基準(zhǔn)的核心電路部分。電路設(shè)計(jì)可由以下步驟來(lái)完成：

1）子功能塊電路設(shè)計(jì)及仿真；

2）整體電路參數(shù)調(diào)整及優(yōu)化；

3）基本元器件NMOS/PMOS的版圖；

4）基本單元與電路的版圖；

5）子功能塊版圖設(shè)計(jì)和整體版圖設(shè)計(jì)；

6）電路設(shè)計(jì)與版圖設(shè)計(jì)比對(duì)。

在整個(gè)項(xiàng)目化教學(xué)過(guò)程，參照企業(yè)項(xiàng)目合作模式將學(xué)生分為4個(gè)項(xiàng)目小組，每個(gè)小組完成一部分電路設(shè)計(jì)及版圖設(shè)計(jì)，每個(gè)小組推選一名專業(yè)能力較強(qiáng)且具有一定組織能力的同學(xué)擔(dān)任組長(zhǎng)對(duì)小組進(jìn)行管理。這樣做可以在培養(yǎng)學(xué)生設(shè)計(jì)能力的同時(shí)，加強(qiáng)學(xué)生的團(tuán)隊(duì)合作意識(shí)。在整個(gè)項(xiàng)目設(shè)計(jì)過(guò)程中，以學(xué)生探索和討論為主，教師起引導(dǎo)作用，給學(xué)生合理的建議，引導(dǎo)學(xué)生找出解決問(wèn)題的方法。項(xiàng)目完成后，根據(jù)項(xiàng)目實(shí)施情況對(duì)學(xué)生進(jìn)行考核，實(shí)現(xiàn)應(yīng)用型人才培養(yǎng)的目標(biāo)。

3 教學(xué)改革效果與創(chuàng)新

理論教學(xué)改革采用計(jì)算機(jī)輔助教學(xué)，以多媒體教學(xué)為主，結(jié)合板書教學(xué)，對(duì)集成電路材料和工藝有直觀感性的認(rèn)識(shí)，學(xué)生的課堂效率明顯提高，課堂氣氛活躍，師生互動(dòng)融洽。實(shí)踐環(huán)節(jié)改革通過(guò)項(xiàng)目化教學(xué)方式，學(xué)生對(duì)該課程的學(xué)習(xí)興趣明顯提高，設(shè)計(jì)目標(biāo)明確，在設(shè)計(jì)過(guò)程中學(xué)會(huì)了查找文獻(xiàn)資料，學(xué)會(huì)與人交流，溝通的能力也得到提高。同時(shí)項(xiàng)目化教學(xué)方式使學(xué)生對(duì)集成電路的設(shè)計(jì)特點(diǎn)及設(shè)計(jì)流程有了整體的認(rèn)識(shí)和把握，對(duì)元件的版圖設(shè)計(jì)流程有了一定的認(rèn)識(shí)。學(xué)生已經(jīng)初步掌握了集成電路的設(shè)計(jì)方法，但要達(dá)到較高的設(shè)計(jì)水平，設(shè)計(jì)出性能良好的器件，還需要在以后的工作中不斷總結(jié)經(jīng)驗(yàn)[3]。

4 存在問(wèn)題及今后改進(jìn)方向

集成電路設(shè)計(jì)課程改革雖然取得了一定的成果，但仍存在一些問(wèn)題：由于微電子技術(shù)發(fā)展速度很快，最新的行業(yè)技術(shù)在課堂教學(xué)中體現(xiàn)較少；學(xué)生實(shí)踐能力不高，動(dòng)手能力不強(qiáng)。

針對(duì)上述問(wèn)題，我們提出如下解決方法：

1）在課堂教學(xué)中及時(shí)引進(jìn)行業(yè)最新發(fā)展趨勢(shì)和（下轉(zhuǎn)第220頁(yè)）（上接第235頁(yè)）技術(shù)，使學(xué)生能夠及時(shí)接觸到行業(yè)前沿知識(shí)，增加與企業(yè)的合作；

2）加大實(shí)驗(yàn)室開(kāi)放力度，建立一個(gè)開(kāi)放的實(shí)驗(yàn)室供學(xué)生在課余時(shí)間自由使用，為學(xué)生提供實(shí)踐機(jī)會(huì)，并且鼓勵(lì)能力較強(qiáng)的學(xué)生參與到教師研項(xiàng)目當(dāng)中。

【參考文獻(xiàn)】

[1]段吉海.“半導(dǎo)體集成電路”課程建設(shè)與教學(xué)實(shí)踐[J].電氣電子教學(xué)學(xué)報(bào)，2007，05（29）.

第2篇：電路設(shè)計(jì)的基本方法范文

【關(guān)鍵詞】電子；電路設(shè)計(jì)；常用；調(diào)試方法；步驟探討

伴隨時(shí)代的不斷發(fā)展和科學(xué)技術(shù)的不斷進(jìn)步，人們?cè)絹?lái)越關(guān)注社會(huì)生產(chǎn)力的提升。采取科學(xué)的方式進(jìn)行電子電路的設(shè)計(jì)與工作流程的部署和管理，能夠滿足當(dāng)下社會(huì)生產(chǎn)力發(fā)展的基本需求，也能夠促進(jìn)行業(yè)的生產(chǎn)進(jìn)步。當(dāng)下我國(guó)電子行業(yè)發(fā)展的過(guò)程當(dāng)中都越來(lái)越重視相關(guān)的技術(shù)升級(jí)，采取高效率的生產(chǎn)和設(shè)計(jì)模式才能夠?qū)崿F(xiàn)對(duì)理論的進(jìn)一步應(yīng)用，也能夠滿足實(shí)際的生產(chǎn)工作需求。模擬的設(shè)計(jì)構(gòu)想在實(shí)踐工作的驗(yàn)證體系下常常顯示出各種問(wèn)題，需要以更加科學(xué)、安全、有效的方式實(shí)現(xiàn)對(duì)相關(guān)工作體系的完善，并在具體的工作當(dāng)中以實(shí)踐經(jīng)驗(yàn)論證設(shè)計(jì)理念，保證電子行業(yè)發(fā)展的前景要求。

1電子電路設(shè)計(jì)的原理

電子電路的設(shè)計(jì)工作具有相關(guān)的工作原理和原則，需要遵循一定的制度和規(guī)律進(jìn)行相關(guān)工作的設(shè)計(jì)，以此實(shí)現(xiàn)對(duì)工作體系的完善性需求。首先，電子電路的設(shè)計(jì)工作原理要求，設(shè)計(jì)的相關(guān)內(nèi)容需要符合整體性要求，在實(shí)際的設(shè)計(jì)工作當(dāng)中要針對(duì)電路工作的各個(gè)節(jié)點(diǎn)進(jìn)行監(jiān)督與功能實(shí)踐。其次，設(shè)計(jì)的工作要保證具體功能的落實(shí)，針對(duì)每個(gè)電路的工作職能進(jìn)行細(xì)致的劃分。再者，應(yīng)當(dāng)進(jìn)行電路設(shè)計(jì)的最優(yōu)化選擇，保證電路設(shè)計(jì)的穩(wěn)定性和完善性，在實(shí)際的工作應(yīng)用中具備可靠的特征。最后，應(yīng)當(dāng)實(shí)際的考量到市場(chǎng)經(jīng)濟(jì)的價(jià)值和效益需求，進(jìn)行性價(jià)比的研究分析并最終完成設(shè)計(jì)。

2電子電路設(shè)計(jì)的流程

電子電路的設(shè)計(jì)工作流程比較復(fù)雜，具體的工作內(nèi)容也具有較高的嚴(yán)謹(jǐn)性和準(zhǔn)確性。在實(shí)際工作進(jìn)行的過(guò)程當(dāng)中，應(yīng)當(dāng)重視對(duì)設(shè)計(jì)目標(biāo)的確認(rèn)，在具體工作中明確電子功能的設(shè)計(jì)。針對(duì)電子產(chǎn)品的核心功能應(yīng)用進(jìn)行整體的考量，設(shè)計(jì)的電路能夠符合單一操作的要求，進(jìn)行優(yōu)化的職能選擇。在設(shè)計(jì)形成初期進(jìn)行整體研究，包含對(duì)電子電路的測(cè)試實(shí)踐。重視對(duì)電子電路的調(diào)試和功能定位，保證未來(lái)工作進(jìn)行的順利要求。重視電子電路功能的設(shè)計(jì)才是保證產(chǎn)品能夠高效率工作和服務(wù)的基礎(chǔ)，也是確認(rèn)核心功能和輔助功效的重要工作內(nèi)容。實(shí)現(xiàn)設(shè)計(jì)初期的檢查和測(cè)試，能夠保證設(shè)備未來(lái)使用的優(yōu)越性。

3調(diào)試儀器概述

具體的電子電路設(shè)計(jì)功能測(cè)試與調(diào)節(jié)工作要求的比較準(zhǔn)確和細(xì)致，在實(shí)際的工作過(guò)程當(dāng)匯總需要進(jìn)行相關(guān)儀器的使用和完善，避免當(dāng)中一些環(huán)節(jié)出現(xiàn)問(wèn)題。在調(diào)試儀器使用的過(guò)程中涉及到眾多的零部件，包含萬(wàn)能用的工具表，顯示波動(dòng)幅度的器械，以及信號(hào)發(fā)出的設(shè)備等。針對(duì)具體的調(diào)試工作進(jìn)行觀察，玩能用的工具表主要是為了測(cè)量設(shè)備使用期間的電流量和電壓力，以及存在的電阻等元素。顯示波動(dòng)幅度的器械主要是為了更準(zhǔn)確的測(cè)量信號(hào)，關(guān)注波動(dòng)變化。信號(hào)的發(fā)出設(shè)備是為了在監(jiān)測(cè)過(guò)程中收集信息，確定監(jiān)測(cè)工作準(zhǔn)確性和保證基本交流。

4電子電路調(diào)試具體流程

電子電路的調(diào)試工作可以劃分為諸多細(xì)致的流程，在具體工作開(kāi)展的過(guò)程中還需要進(jìn)行整體工作的完善和優(yōu)化。調(diào)試的工作需要進(jìn)行電路的線路監(jiān)測(cè)，在實(shí)際的工作驗(yàn)收中觀察通電的效果。調(diào)試的工作還需要確保對(duì)電子設(shè)備的功能監(jiān)測(cè)，保證實(shí)際的工作過(guò)程能夠正常的運(yùn)作，充分實(shí)現(xiàn)對(duì)信息傳播的要求。在實(shí)際工作開(kāi)展的過(guò)程當(dāng)中要進(jìn)行電源的調(diào)試，減少工作阻礙，進(jìn)行指標(biāo)的規(guī)范和數(shù)據(jù)的驗(yàn)收。除此之外，調(diào)試工作還可以劃分為兩種方式，分別是整體和分區(qū)域的調(diào)試工作。細(xì)致的劃分主要是為了給保證驗(yàn)收工作的嚴(yán)謹(jǐn)性要求。最后需要針對(duì)環(huán)境進(jìn)行監(jiān)測(cè)，考量實(shí)際工作需求進(jìn)行優(yōu)化處理。

5調(diào)試工作需要重視問(wèn)題

在調(diào)試工作進(jìn)行過(guò)程當(dāng)中還需要重視對(duì)工作細(xì)節(jié)的優(yōu)化處理，保證人員施工的科學(xué)性安排，在實(shí)際的操作過(guò)程當(dāng)中需要進(jìn)行設(shè)備功能的優(yōu)化，確保功能的準(zhǔn)確性要求。重視對(duì)細(xì)節(jié)工作的監(jiān)督和管理，在調(diào)試的信息記錄中掌握數(shù)據(jù)中存在的差異，為維護(hù)系統(tǒng)工作提供良好的基礎(chǔ)，也有助于及時(shí)的解決系統(tǒng)工作出現(xiàn)的問(wèn)題。除此之外，還需要認(rèn)識(shí)到系統(tǒng)調(diào)試工作反復(fù)執(zhí)行的重要性，針對(duì)測(cè)量工作進(jìn)行反復(fù)的操作才能夠保證電子電路的設(shè)計(jì)符合實(shí)際生產(chǎn)需求。

6結(jié)論

綜上所述，本次研究針對(duì)電子電路設(shè)計(jì)的相關(guān)工作展開(kāi)分析和研究，希望在實(shí)際的工作過(guò)程當(dāng)中掌握實(shí)踐的工作經(jīng)驗(yàn)，在未來(lái)的電子電路設(shè)計(jì)工作當(dāng)中采取先進(jìn)的科學(xué)手段，實(shí)現(xiàn)對(duì)相關(guān)工作內(nèi)容的整合，滿足時(shí)展的進(jìn)步要求。在傳統(tǒng)電子電力設(shè)計(jì)的相關(guān)工作基礎(chǔ)上實(shí)施切實(shí)有效的完善策略，保證基本工作的流暢性原則，在實(shí)施科學(xué)有效的方式和方法進(jìn)行相關(guān)設(shè)計(jì)工作的管理，滿足實(shí)際工作的需要，進(jìn)行不同線路的測(cè)試和驗(yàn)收，保證電子電線設(shè)計(jì)工作的優(yōu)越功能。重視對(duì)電子電路工作的設(shè)計(jì)工作，在實(shí)際工作開(kāi)展的過(guò)程中進(jìn)行調(diào)試工作的監(jiān)督與管理，進(jìn)一步促進(jìn)我國(guó)現(xiàn)代化生產(chǎn)效率的提升。

參考文獻(xiàn)

[1]許小飛,方樺.電子電路設(shè)計(jì)的原則、方法以及步驟探討[J].電子制作,2016(10):45.

[2]丘嶸,涂用軍.基于工作過(guò)程的學(xué)習(xí)情境設(shè)計(jì)的關(guān)鍵要素及途徑與方法——以“電子電路調(diào)試與應(yīng)用”課程為例[J].職教通訊,2013(12):5-8.

第3篇：電路設(shè)計(jì)的基本方法范文

1、課程目標(biāo)

使學(xué)生具備本專業(yè)的高素質(zhì)技術(shù)應(yīng)用型人才所必需的電子電路邏輯設(shè)計(jì)基本知識(shí)和靈活應(yīng)用常用數(shù)字集成電路實(shí)現(xiàn)邏輯功能的基本技能；為學(xué)生全面掌握電子設(shè)計(jì)技術(shù)和技能，提高綜合素質(zhì)，增強(qiáng)職業(yè)變化的適應(yīng)能力和繼續(xù)學(xué)習(xí)能力打下一定基礎(chǔ)；通過(guò)項(xiàng)目的引導(dǎo)與實(shí)現(xiàn)，培養(yǎng)學(xué)生團(tuán)結(jié)協(xié)作、敬業(yè)愛(ài)崗和吃苦耐勞的品德和良好職業(yè)道德觀。本課程目標(biāo)具體包括知識(shí)目標(biāo)、能力目標(biāo)和素質(zhì)目標(biāo)。

（1）知識(shí)目標(biāo)：熟悉數(shù)字電子技術(shù)的基本概念、術(shù)語(yǔ)，熟悉邏輯代數(shù)基本定律和邏輯函數(shù)化簡(jiǎn)；掌握門電路及觸發(fā)器的邏輯功能和外特性；掌握常用組合邏輯電路和時(shí)序電路的功能及分析方法，學(xué)會(huì)一般組合邏輯電路的設(shè)計(jì)方法（用SSI和MSI器件），學(xué)會(huì)同步計(jì)數(shù)器的設(shè)計(jì)方法；熟悉脈沖波形產(chǎn)生與變換電路的工作原理及其應(yīng)用；了解A/D，D/A電路及半導(dǎo)體存儲(chǔ)器、PLA器件的原理及其應(yīng)用。

（2）能力目標(biāo)：具有正確使用脈沖信號(hào)發(fā)生器、示波器等實(shí)驗(yàn)儀器的能力；具有查閱手冊(cè)合理選用大、中、小規(guī)模數(shù)字集成電路組件的能力；具有用邏輯思維方法分析常用數(shù)字電路邏輯功能的能力；具有數(shù)字電路設(shè)計(jì)初步的能力。

（3）素質(zhì)目標(biāo)：培養(yǎng)學(xué)生學(xué)習(xí)數(shù)字電路的興趣；培養(yǎng)學(xué)生團(tuán)結(jié)合作的意識(shí)，培養(yǎng)學(xué)生自己查找資料能力。

2、課程定位

《邏輯設(shè)計(jì)》是計(jì)算機(jī)應(yīng)用技術(shù)專業(yè)和電子信息類專業(yè)的一門重要硬件基礎(chǔ)課，其理論性和實(shí)踐性很強(qiáng)，尤其強(qiáng)調(diào)工程應(yīng)用。是現(xiàn)代電子技術(shù)、計(jì)算機(jī)硬件電路、通信電路、信息與自動(dòng)化技術(shù)的和集成電路設(shè)計(jì)的基礎(chǔ)。在高速發(fā)展的電子產(chǎn)業(yè)中數(shù)字電路具有較簡(jiǎn)單又容易集成。通過(guò)本課程學(xué)習(xí)，熟悉小中大規(guī)模數(shù)字集成電路分析與應(yīng)用，突出數(shù)字電子技術(shù)應(yīng)用性，獲得數(shù)字電子技術(shù)必要的基本理論基本知識(shí)和基本技能；了解數(shù)字電子技術(shù)的應(yīng)用和發(fā)展概況，為后繼課程及從事相關(guān)工程技術(shù)工作和科研與設(shè)計(jì)工作打下一定基礎(chǔ)。《邏輯設(shè)計(jì)》在電子信息專業(yè)課程的地位，表現(xiàn)在其先導(dǎo)課程為《電工電子技術(shù)》，要求學(xué)生掌握由分立元器件組成的電子電路的識(shí)別與檢測(cè)、與基本分析方法，掌握有關(guān)晶體管以及晶體管電路的分析方法等；其后續(xù)課程有《微機(jī)原理與接口技術(shù)》、《單片機(jī)技術(shù)應(yīng)用》、《EDA技術(shù)應(yīng)用》等。學(xué)習(xí)集成電路芯片在計(jì)算機(jī)及相關(guān)電子設(shè)備中的應(yīng)用與作用。

二、邏輯設(shè)計(jì)課程教學(xué)內(nèi)容

1、教學(xué)內(nèi)容選取依據(jù)

（1）以培養(yǎng)高素質(zhì)技能型人才為目標(biāo)，教學(xué)內(nèi)容選擇與組織突出“以能力為本位，以職業(yè)實(shí)踐為主線，以項(xiàng)目主體--任務(wù)貫穿”為總體設(shè)計(jì)要求，在內(nèi)容的選取上，首先立足于打好基礎(chǔ)。在確保基本概念、基本原理和基本教學(xué)方法的前提下，簡(jiǎn)化集成電路內(nèi)部結(jié)構(gòu)和工作原理的講述，減少小規(guī)模集成電路的內(nèi)容，盡可能多地介紹中大規(guī)模集成電路及其應(yīng)用。以能力培養(yǎng)為主線，以應(yīng)用為目的，突出思路與方法闡述，力求反映當(dāng)今數(shù)字電子技術(shù)的新發(fā)展。

（2）在教材內(nèi)容編排上精心組合，深入淺出，做到概念清晰，邏輯設(shè)計(jì)思想嚴(yán)謹(jǐn)。教學(xué)實(shí)施中注重重點(diǎn)突出，層次分明，相互銜接，邏輯性強(qiáng)，以利于教學(xué)做一體化的整合。在講義上力求簡(jiǎn)潔流暢，通俗易懂，便于學(xué)生自學(xué)。

（3）以實(shí)訓(xùn)項(xiàng)目為載體，采取任務(wù)驅(qū)動(dòng)教學(xué)做一體化的實(shí)施，體現(xiàn)理論指導(dǎo)實(shí)踐，實(shí)踐深化理論的素質(zhì)養(yǎng)成目的。

（4）依據(jù)各學(xué)習(xí)項(xiàng)目的內(nèi)容總量以及在該門課程中的地位分配各學(xué)習(xí)項(xiàng)目的課時(shí)數(shù)。

（5）知識(shí)學(xué)習(xí)程度用語(yǔ)主要使用“了解”、“理解”、“能”或“會(huì)”等用來(lái)表述?！傲私狻庇糜诒硎鍪聦?shí)性知識(shí)的學(xué)習(xí)程度，“理解”用于表述原理性知識(shí)的學(xué)習(xí)程度，“能”或“會(huì)”用于表述技能的學(xué)習(xí)程度。

2、教學(xué)具體內(nèi)容安排

表決器電路設(shè)計(jì)與制作，搶答器電路設(shè)計(jì)與制作，同步計(jì)數(shù)器電路設(shè)計(jì)與制作，方波發(fā)生器電路設(shè)計(jì)與制作，數(shù)字鐘電路設(shè)計(jì)與制作。

三、邏輯設(shè)計(jì)課程教學(xué)模式與手段

1、教材編寫

教材編寫體現(xiàn)項(xiàng)目課程的特色與設(shè)計(jì)思想，教材內(nèi)容體現(xiàn)先進(jìn)性、實(shí)用性，典型產(chǎn)品的選取科學(xué)，體現(xiàn)地區(qū)產(chǎn)業(yè)特點(diǎn)，具有可操作性。呈現(xiàn)方式圖文并茂，文字表述規(guī)范、正確、科學(xué)。

2、教學(xué)模式

采取項(xiàng)目教學(xué)，以工作任務(wù)為出發(fā)點(diǎn)來(lái)激發(fā)學(xué)生的學(xué)習(xí)興趣，教學(xué)過(guò)程中要注重創(chuàng)設(shè)教育情境，采取“教學(xué)做”一體化的教學(xué)模式，將知識(shí)、能力、素質(zhì)的培養(yǎng)緊密結(jié)合，進(jìn)一步加強(qiáng)職業(yè)教育教學(xué)改革研究，優(yōu)化完善我校應(yīng)用型人才培養(yǎng)體系。

3、教學(xué)方法

從教學(xué)手段、教案設(shè)計(jì)、教學(xué)思路、語(yǔ)言表述、教學(xué)資源等方面著手，對(duì)如何在課堂教學(xué)中提高學(xué)生的學(xué)習(xí)主動(dòng)性和興趣開(kāi)展教研。教學(xué)過(guò)程有進(jìn)行項(xiàng)目引導(dǎo)，任務(wù)貫穿，“提出問(wèn)題”、“引導(dǎo)思考”、“假設(shè)結(jié)論”、“探索求證”，把握課程的進(jìn)度，活躍課堂氣氛，使大多數(shù)學(xué)生能夠獲得盡可能大的收獲。采用“發(fā)現(xiàn)法”教學(xué)方式，使學(xué)生建立科學(xué)的思維方法與創(chuàng)新意識(shí)。學(xué)習(xí)內(nèi)容的掌握依賴于學(xué)習(xí)者的實(shí)踐，課程組加強(qiáng)了對(duì)教師教學(xué)及學(xué)生學(xué)習(xí)過(guò)程的管理；為使學(xué)生理解和有效掌握課程內(nèi)容，在堅(jiān)持課外習(xí)題練習(xí)、輔導(dǎo)答疑等教學(xué)環(huán)節(jié)的基礎(chǔ)上，增加隨堂練習(xí)、單元測(cè)驗(yàn)等即時(shí)性練習(xí)環(huán)節(jié)，督促學(xué)生復(fù)習(xí)和掌握已學(xué)知識(shí)點(diǎn)。

4、教學(xué)手段

充分利用掛圖、投影、多媒體等現(xiàn)代化手段，發(fā)揮網(wǎng)絡(luò)突破空間距離限制的優(yōu)勢(shì)，讓學(xué)生能夠最大限度的利用學(xué)習(xí)資源，自主地學(xué)習(xí)和提高，彌補(bǔ)課堂上未能及時(shí)消化吸收的部分內(nèi)容。教學(xué)過(guò)程中相應(yīng)教學(xué)班成立課程提高學(xué)習(xí)小組，任課教師課外指導(dǎo)該小組進(jìn)行拓展學(xué)習(xí)及課外科技活動(dòng)指導(dǎo)，達(dá)到因材施教的目的；一方面教師指導(dǎo)有興趣能力強(qiáng)的學(xué)生進(jìn)行課外學(xué)習(xí)，特別是對(duì)數(shù)字系統(tǒng)設(shè)計(jì)知識(shí)的答疑指導(dǎo)，為能力強(qiáng)的學(xué)生提供發(fā)展空間，解決因課時(shí)數(shù)限制而無(wú)法在課堂上深入講授特定工程應(yīng)用專題的矛盾。也加強(qiáng)了教師與學(xué)生的互動(dòng)，教師可以第一手了解學(xué)生對(duì)教學(xué)過(guò)程的反饋，改進(jìn)教學(xué)方法，利用學(xué)習(xí)好的學(xué)生帶動(dòng)整個(gè)班級(jí)的學(xué)習(xí)，促進(jìn)良好班風(fēng)學(xué)風(fēng)的形成。探討當(dāng)前教學(xué)環(huán)境下，培養(yǎng)學(xué)生課外學(xué)習(xí)能力的新模式。

第4篇：電路設(shè)計(jì)的基本方法范文

關(guān)鍵詞：數(shù)字電路；教學(xué)體系；重構(gòu)；設(shè)計(jì)

中圖分類號(hào)：G642.0？搖 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：1674-9324（2014）06-0165-02

一、概述

數(shù)字技術(shù)是近幾十年發(fā)展最快的技術(shù)，其發(fā)展對(duì)人類社會(huì)產(chǎn)生著深遠(yuǎn)的影響。作為數(shù)字技術(shù)硬件基礎(chǔ)的數(shù)字電路遵循摩爾定律，在幾十年中經(jīng)歷了從分立電路到集成電路的設(shè)計(jì)歷程，到現(xiàn)在已進(jìn)入片上網(wǎng)絡(luò)（Network on Chip，NoC）的階段。從數(shù)字電路的晶體管電路時(shí)代，歷經(jīng)中小規(guī)模集成電路設(shè)計(jì)時(shí)代，到現(xiàn)在廣泛采用EDA工具進(jìn)行ASIC設(shè)計(jì)以及基于FPGA進(jìn)行設(shè)計(jì)的時(shí)代，電路設(shè)計(jì)的每一步發(fā)展過(guò)程都產(chǎn)生過(guò)很多重要的設(shè)計(jì)思想及設(shè)計(jì)方法。這些設(shè)計(jì)思想及方法的累積構(gòu)成了現(xiàn)在的數(shù)字電路教學(xué)體系。然而，由于新舊體系高速更迭，使得目前的數(shù)字電路教學(xué)體系呈現(xiàn)一種拼接的模式，整體內(nèi)容缺少因果鏈接，電路的邏輯設(shè)計(jì)、功能設(shè)計(jì)和性能設(shè)計(jì)三方面脫節(jié)。這種現(xiàn)狀與當(dāng)前數(shù)字技術(shù)領(lǐng)域?qū)θ瞬诺囊髽O不適應(yīng)。要對(duì)現(xiàn)狀有所改革，首先需要對(duì)數(shù)字電路各部分內(nèi)容有所了解，從中提取適應(yīng)發(fā)展的部分，重新構(gòu)成一個(gè)自洽的課程內(nèi)容體系。本文希望通過(guò)對(duì)現(xiàn)有課程中不同部分內(nèi)容進(jìn)行分析，在此方面進(jìn)行一些嘗試。

二、基于晶體管的設(shè)計(jì)

目前，數(shù)字集成電路采用的主要工藝是CMOS工藝，在這種工藝條件下，電路邏輯結(jié)構(gòu)由MOS晶體管擔(dān)任開(kāi)關(guān)作用來(lái)實(shí)現(xiàn)。MOS晶體管分為PMOS和NMOS兩種形式，分別用于傳導(dǎo)高電平（1）和低電平（0），如圖1所示。邏輯輸入控制晶體管的柵極，連通的晶體管支路由電源或地為邏輯輸出提供標(biāo)準(zhǔn)輸出電平，如圖2所示。在晶體管的相互連接中，NMOS的串聯(lián)可以實(shí)現(xiàn)AND運(yùn)算，并聯(lián)實(shí)現(xiàn)OR運(yùn)算，由此可以形成各種基本的邏輯單元，如圖3所示，這些邏輯單元的進(jìn)一步連接可以形成各種功能電路。

在目前國(guó)內(nèi)外教材的分析中，對(duì)此類電子電路的評(píng)價(jià)主要集中于晶體管數(shù)量。如何在設(shè)計(jì)中減少晶體管的使用量成為設(shè)計(jì)的主要目標(biāo)?；谶@一考慮，在基本單元層次，發(fā)展了AOI電路結(jié)構(gòu)，將“與-或”二級(jí)結(jié)構(gòu)形成一個(gè)整體，晶體管數(shù)量只與初級(jí)與門輸入的數(shù)量相關(guān)。在功能設(shè)計(jì)的層次，引入卡諾圖對(duì)邏輯方程進(jìn)行最小化，其目標(biāo)也是通過(guò)減少初級(jí)門輸入端的數(shù)量來(lái)實(shí)現(xiàn)晶體管數(shù)量的減少。上述設(shè)計(jì)方法能夠非常準(zhǔn)確地表達(dá)數(shù)字電路的邏輯體系實(shí)現(xiàn)，并能建立組合邏輯的卡諾圖分析設(shè)計(jì)方法和時(shí)序邏輯的轉(zhuǎn)移輸出表的分析設(shè)計(jì)方法，為數(shù)字電路的規(guī)范化設(shè)計(jì)體系奠定了很好的基礎(chǔ)，也構(gòu)成了目前數(shù)字電路設(shè)計(jì)的理論基礎(chǔ)。但在目前的教學(xué)體系中，這種設(shè)計(jì)方法只是將晶體管作為標(biāo)準(zhǔn)開(kāi)關(guān)器件使用。由于缺少有效的評(píng)價(jià)體系，目前邏輯分析僅停留在簡(jiǎn)單電路的分析設(shè)計(jì)，在中規(guī)模功能電路的分析設(shè)計(jì)中，幾乎沒(méi)有采用這一體系。在VLSI的設(shè)計(jì)時(shí)代，對(duì)電路性能的評(píng)價(jià)主要表現(xiàn)為集成度（占用芯片面積、成本）、速度（最長(zhǎng)延遲時(shí)間、最高時(shí)鐘頻率）和功耗（最大功耗、平均功耗）等指標(biāo)上。要實(shí)現(xiàn)同樣的功能，利用邏輯定理可以設(shè)計(jì)出很多不同結(jié)構(gòu)的電路，最優(yōu)化成為設(shè)計(jì)中的中心環(huán)節(jié)。而要實(shí)現(xiàn)這一目標(biāo)，在基本邏輯結(jié)構(gòu)形成的階段就需要補(bǔ)充對(duì)于相關(guān)性能的描述模型。

三、基于中小規(guī)模集成塊的設(shè)計(jì)

在上世紀(jì)70～80年代，為了應(yīng)對(duì)數(shù)字技術(shù)的廣泛采用，發(fā)展了以74系列為代表的各種中小規(guī)模集成塊。不同領(lǐng)域的用戶可以選用盡可能少的通用集成塊連接形成電路，滿足自己的特殊系統(tǒng)需求。為了使用上的方便，中小規(guī)模集成塊在外型和I/O端口性能方面都進(jìn)行了統(tǒng)一標(biāo)準(zhǔn)設(shè)計(jì)，其輸入/輸出特性由Data sheet詳細(xì)規(guī)定，用戶在使用時(shí)可以不忽略其內(nèi)部電路工藝及邏輯形成方式，只根據(jù)設(shè)計(jì)要求選取對(duì)應(yīng)功能塊，根據(jù)端口特性設(shè)計(jì)外部負(fù)載連接電路?？紤]到通用模塊可能需要對(duì)模擬器件進(jìn)行驅(qū)動(dòng)，此類電路通常都配備了強(qiáng)大的對(duì)外驅(qū)動(dòng)電路，導(dǎo)致集成芯片中主要部分為I/O部件，邏輯功能部分只占據(jù)了集成芯片的次要部分。為了增加模塊的通用性，通常會(huì)在基本功能的基礎(chǔ)上添加許多額外的控制/狀態(tài)端口（與集成塊的總體成本相比，這些添加幾乎不增加成本，但能夠帶來(lái)市場(chǎng)上的好處）。由于電路的成本、速度、功耗主要由I/O部件及外殼決定，簡(jiǎn)單邏輯與復(fù)雜功能的模塊在價(jià)格和速度上相差不大，用戶傾向于選用復(fù)雜功能模塊來(lái)構(gòu)成電路（使用模塊的部分功能），而不是選用基本邏輯部件構(gòu)成電路，電路設(shè)計(jì)的主要目標(biāo)成為選擇最少邏輯塊及最少連線進(jìn)行設(shè)計(jì)，與邏輯設(shè)計(jì)基本脫離關(guān)系。在目前的教學(xué)體系中，關(guān)于邏輯單元靜態(tài)與動(dòng)態(tài)特性的討論基本采用這種方式講解；各種組合功能電路的設(shè)計(jì)和時(shí)序功能電路的設(shè)計(jì)（二進(jìn)制計(jì)數(shù)器、移位寄存器等）都采用此類方式。由于目前的實(shí)驗(yàn)條件，以及學(xué)生創(chuàng)新活動(dòng)中自己設(shè)計(jì)小系統(tǒng)的需要，中小規(guī)模集成塊仍然具有重要的使用價(jià)值，相關(guān)內(nèi)容也就構(gòu)成了數(shù)字電路課程教學(xué)中功能設(shè)計(jì)的主體部分。然而，中小規(guī)模集成塊作為一種集成度低下的分立設(shè)計(jì)，其高成本和低速度是其不可避免的缺陷。如何將相應(yīng)內(nèi)容與低層邏輯設(shè)計(jì)合理地結(jié)合，將電路性能的評(píng)價(jià)帶入到對(duì)不同結(jié)構(gòu)設(shè)計(jì)的選擇上，是解決這一問(wèn)題的關(guān)鍵。在ASIC設(shè)計(jì)中，不會(huì)無(wú)謂地設(shè)計(jì)不需要用到的所謂多功能擴(kuò)展，對(duì)功能模塊的教學(xué)改革應(yīng)該首先著眼于基本功能的最佳實(shí)現(xiàn)方式，然后考慮在不同應(yīng)用中的最佳擴(kuò)展設(shè)計(jì)方式。目前基于多功能器件進(jìn)行設(shè)計(jì)，利用其部分電路的設(shè)計(jì)方式對(duì)中小規(guī)模集成塊是優(yōu)化的方式，但對(duì)于片上設(shè)計(jì)就是一種浪費(fèi)的設(shè)計(jì)了。

四、基于HDL的設(shè)計(jì)

隨著計(jì)算機(jī)技術(shù)的廣泛采用，數(shù)字集成電路的設(shè)計(jì)也進(jìn)入EDA時(shí)代。HDL使電路的設(shè)計(jì)描述和仿真驗(yàn)證可以利用計(jì)算機(jī)工具進(jìn)行，方便于層次化設(shè)計(jì)中信息的交流、保存、修改，有效提高了設(shè)計(jì)效率，降低了設(shè)計(jì)成本。同時(shí)，基于FPDA的設(shè)計(jì)也成為中間設(shè)計(jì)的主流方式。為了適應(yīng)這種發(fā)展，現(xiàn)行數(shù)字電路課程中開(kāi)始引入HDL語(yǔ)言的內(nèi)容，并對(duì)各種功能電路的描述編程進(jìn)行了足夠詳細(xì)的介紹。同時(shí)也對(duì)FPGA的基本結(jié)構(gòu)進(jìn)行了介紹。利用這些內(nèi)容，學(xué)生能夠方便地使用計(jì)算機(jī)系統(tǒng)開(kāi)展各類數(shù)字設(shè)計(jì)，擴(kuò)大了數(shù)字電路的應(yīng)用教學(xué)，通過(guò)對(duì)設(shè)計(jì)的仿真也能夠更好地理解電路性能與設(shè)計(jì)的關(guān)系，使學(xué)生對(duì)數(shù)字電路設(shè)計(jì)有更實(shí)際的理解，也便于開(kāi)展課程設(shè)計(jì)和各種實(shí)驗(yàn)活動(dòng)。HDL是一種硬件電路的描述工具，主要幫助仿真過(guò)程的自動(dòng)進(jìn)行。而目前關(guān)于HDL的教學(xué)中，很少將電路邏輯與性能的關(guān)系反映到語(yǔ)言描述中，使語(yǔ)言的描述淪為對(duì)電路功能的描述，失去了EDA工具的使用本意。對(duì)電路性能描述中比較容易的是對(duì)延遲時(shí)間（或時(shí)鐘頻率限制）的描述。若要進(jìn)行這方面的描述，HDL必須基于最基本的邏輯單元，設(shè)計(jì)者應(yīng)對(duì)各種基本部件的時(shí)間延遲以及連線負(fù)載帶來(lái)的時(shí)間延遲有足夠的了解。而電路的功能設(shè)計(jì)描述則必須基于這種帶時(shí)間延遲的部件互連設(shè)計(jì)（結(jié)構(gòu)設(shè)計(jì)的描述）。此點(diǎn)在目前的HDL的教學(xué)中應(yīng)特別強(qiáng)調(diào)。同時(shí)需要注意到，這種仿真一定要在與綜合無(wú)關(guān)的工具上進(jìn)行。對(duì)設(shè)計(jì)集成度的衡量取決于電路設(shè)計(jì)的綜合方式。目前，在EDA設(shè)計(jì)領(lǐng)域尚未建立一種統(tǒng)一的綜合方式，不同的綜合工具采用不同的算法結(jié)構(gòu)，綜合效率各有不同。雖然綜合算法本質(zhì)上是基于基本邏輯優(yōu)化理論建立的，但其中涉及的各種數(shù)學(xué)理論很多，不是數(shù)字電路這門課程能夠解決的。因此，本課程無(wú)法涉足綜合領(lǐng)域，也難以將課程內(nèi)容與綜合工具得到的結(jié)果形成對(duì)應(yīng)關(guān)系。如何將基本理論與綜合算法聯(lián)系起來(lái)，形成一個(gè)統(tǒng)一的系統(tǒng)，應(yīng)該是數(shù)字電路課程未來(lái)一段時(shí)間的改革目標(biāo)。目前，很多的免費(fèi)EDA工具采用FPGA作為綜合的基礎(chǔ)，這種綜合工具的優(yōu)點(diǎn)是能夠方便地得到所設(shè)計(jì)電路的評(píng)價(jià)（占用單元數(shù)量、延遲時(shí)間、時(shí)鐘頻率）。然而，由于FPGA設(shè)計(jì)的基礎(chǔ)是4輸入查找表（等價(jià)于4輸入卡諾圖的最小項(xiàng)和設(shè)計(jì)），在基本邏輯層次上可以認(rèn)為未進(jìn)行任何化簡(jiǎn)，集成度低、延遲時(shí)間長(zhǎng)。同時(shí)綜合工具會(huì)根據(jù)4輸入查找表建立優(yōu)化算法進(jìn)行綜合，由此將用戶進(jìn)行的結(jié)構(gòu)設(shè)計(jì)思想抹殺，不利于課程內(nèi)容的相互銜接。如果要理解其綜合結(jié)構(gòu)，就必須首先建立FPGA基本單元和布線方式的電路參數(shù)模型，然后在此基礎(chǔ)上建立獨(dú)特的綜合算法。目前，本課程難以完成這一任務(wù)。

五、統(tǒng)一體系的思考

基于上述分析，可以看到目前數(shù)字電路面臨的困境，也展現(xiàn)了建立一個(gè)統(tǒng)一體系的需求。統(tǒng)一體系應(yīng)該以電路性能參數(shù)（集成度、速度等）作為評(píng)價(jià)模型，著重考慮ASIC和VLSI設(shè)計(jì)中的需求。評(píng)價(jià)模型應(yīng)該由底層基本器件（晶體管）開(kāi)始分析建立，繼承現(xiàn)有體系中關(guān)于邏輯設(shè)計(jì)的思想，將性能評(píng)價(jià)延伸到邏輯模塊和功能模塊層次；邏輯層次的設(shè)計(jì)中，主要展現(xiàn)功能的不同結(jié)構(gòu)實(shí)現(xiàn)方式，為電路設(shè)計(jì)提供靈活性；而在功能層次的設(shè)計(jì)中，則通過(guò)對(duì)不同結(jié)構(gòu)的性能進(jìn)行比較，確定電路的最佳形成方式。HDL的設(shè)計(jì)應(yīng)該將速度的評(píng)價(jià)融入到電路結(jié)構(gòu)的描述中，并通過(guò)仿真工具的應(yīng)用使這一評(píng)價(jià)能夠推廣到大系統(tǒng)中，對(duì)同步時(shí)序設(shè)計(jì)提供支持。

參考文獻(xiàn)：

[1]姜書艷，羅剛，呂小龍，鄧罡，周啟忠.片上網(wǎng)絡(luò)互連串?dāng)_故障模型的研究及改進(jìn)[J].電子測(cè)量技術(shù)，2012，35（4）：123-127.

[2]姜書艷，羅剛，呂小龍，金衛(wèi)，謝暄.90nm和65nm工藝下片上網(wǎng)絡(luò)互連串?dāng)_故障模型分析[J].電子測(cè)量與儀器學(xué)報(bào)，2012，26（3）：267-272.

[3]艾明晶.基于自動(dòng)設(shè)計(jì)方法的數(shù)字邏輯課程改革研究與實(shí)踐[J].實(shí)驗(yàn)技術(shù)與管理，2012，29（9）：151-155.

[4]張?zhí)O珍，王俊峰，仲濤.VHDL在數(shù)字邏輯電路設(shè)計(jì)中的應(yīng)用方法[J].信息通信，2012，（5）：96-97.

[5]張麗杰，呂少中.QuartusⅡ軟件在數(shù)字邏輯電路教學(xué)中的應(yīng)用[J].軟件導(dǎo)刊，2012，11（4）：199-200.

[6]曹維，徐東風(fēng)，孫凌潔.基于CDIO理念的數(shù)字邏輯實(shí)踐教學(xué)探索[J].計(jì)算機(jī)教育，2012，（12）：75-77.

[7]Frank Vahid. Digital Design with RTL Design，VHDL，and Verilog，A John Wiley & Sons，Inc.，Publication.2011：41-48.

第5篇：電路設(shè)計(jì)的基本方法范文

【關(guān)鍵詞】高速數(shù)字電路 設(shè)計(jì)技術(shù) 計(jì)算機(jī)

在微電子技術(shù)飛速發(fā)展中，高速電子電路器件不斷被應(yīng)用，在現(xiàn)階段的電子設(shè)計(jì)領(lǐng)域中，高速數(shù)字電路設(shè)計(jì)已經(jīng)被廣泛應(yīng)用。高速數(shù)字電子電路設(shè)計(jì)是一門處在不斷發(fā)展與進(jìn)步中的學(xué)科，目前有很多理論尚處于研究與發(fā)展中。在我國(guó)，現(xiàn)階段的高速數(shù)字電路設(shè)計(jì)在一定程度上取得了一些成績(jī)，但是大部分都是偏于理論方面的，對(duì)于實(shí)踐操作方面還有一定的欠缺。所以，從高速電路設(shè)計(jì)的角度來(lái)看，了解和掌握高速數(shù)字電路設(shè)計(jì)方法對(duì)于實(shí)踐工程的指導(dǎo)工作有著非常直接的作用。

1 什么是高速數(shù)字電路

高速數(shù)字電路的概念：是一種由高速變化信號(hào)在電路中所產(chǎn)生的具備諸如：電容、電感等模擬特性作用的電路，其主要是由集中參數(shù)系統(tǒng)和分布參數(shù)系統(tǒng)兩個(gè)部分組成。其中，集中參數(shù)系統(tǒng)對(duì)低速數(shù)字電路設(shè)計(jì)進(jìn)行了簡(jiǎn)化處理，使其始終處于一種較為理想的狀態(tài)，所以集中參數(shù)系統(tǒng)不適用于高速數(shù)字電路技術(shù)，而是在低速數(shù)字電路設(shè)計(jì)中得到了廣泛的應(yīng)用；分布參數(shù)系統(tǒng)則比較適合用于高速數(shù)字電路設(shè)計(jì)中。分布參數(shù)系統(tǒng)的概念與實(shí)際運(yùn)行情況比較接近，其通常認(rèn)為信號(hào)時(shí)間與其所處的位置對(duì)信號(hào)的特性有著決定性作用，所以元器件間的線路長(zhǎng)度會(huì)對(duì)信號(hào)特性產(chǎn)生影響，另外，線路中的信號(hào)進(jìn)行傳輸時(shí)需要一定的延遲。

2 影響高速數(shù)字電路設(shè)計(jì)技術(shù)的問(wèn)題

高速數(shù)字電路設(shè)計(jì)成功與否取決于信號(hào)的質(zhì)量，也就是信號(hào)完整性的保持，若是無(wú)法保持信號(hào)完整性，那么就會(huì)出現(xiàn)信號(hào)失真的現(xiàn)象，影響正確數(shù)據(jù)、地址以及控制信號(hào)的生成，進(jìn)而導(dǎo)致系統(tǒng)工作出現(xiàn)錯(cuò)誤，嚴(yán)重的甚至?xí)?dǎo)致系統(tǒng)崩潰。對(duì)信號(hào)質(zhì)量產(chǎn)生影響的因素非常多，但是，對(duì)信號(hào)完整性產(chǎn)生影響的因素主要有以下三點(diǎn)：

系統(tǒng)中處于信號(hào)傳輸線位置的阻抗不相匹配，容易形成反射噪聲，這是破壞信號(hào)完整性的主要原因；信號(hào)線間的距離隨著處于印刷板位置的電路密集度不斷增大而變的愈加狹小，這就導(dǎo)致信號(hào)間的電磁耦合增大，以至于無(wú)法對(duì)其進(jìn)行忽略處理，進(jìn)而造成信號(hào)間的串?dāng)_情況越加嚴(yán)重；處于芯片內(nèi)的大量電路輸出同時(shí)動(dòng)作的過(guò)程中，因?yàn)榧纳陔娫雌矫骈g電感和電阻的影響，就會(huì)出現(xiàn)較大的瞬態(tài)電流，進(jìn)而對(duì)電源線和地線上的電壓產(chǎn)生影響，使其發(fā)生波動(dòng)和變化。

總而言之，對(duì)電路進(jìn)行合理的設(shè)計(jì)，減小或是消除上述因素對(duì)信號(hào)完整性的影響，促進(jìn)高速數(shù)字信號(hào)質(zhì)量的提高，已經(jīng)成為現(xiàn)階段所有高速數(shù)字電路設(shè)計(jì)所需要解決的主要問(wèn)題。

3 高速數(shù)字電路設(shè)計(jì)技術(shù)的具體研究

3.1 設(shè)計(jì)高速數(shù)字電路信號(hào)完整性

針對(duì)高速數(shù)字電路信號(hào)完整性的設(shè)計(jì)主要包括兩個(gè)方面內(nèi)容：第一個(gè)是研究不同信號(hào)在電路信號(hào)網(wǎng)中所產(chǎn)生的干擾，第二個(gè)是研究不同電路信號(hào)網(wǎng)傳輸信號(hào)的干擾，簡(jiǎn)單來(lái)說(shuō)，也就是研究反射和干擾的問(wèn)題。由于電路中不相匹配的阻抗因素等影響，反射問(wèn)題在低速數(shù)字電路設(shè)計(jì)中并不存在。數(shù)字電路網(wǎng)在理想狀態(tài)下的不同阻抗是相等并相互匹配的，位于數(shù)字電路傳輸線上的阻抗處于連續(xù)的狀態(tài)，因此反射現(xiàn)象不會(huì)出現(xiàn)在線路的電流和電壓中。進(jìn)行設(shè)計(jì)數(shù)字電路時(shí)，阻抗過(guò)大或是過(guò)小都會(huì)導(dǎo)致電路傳播的波形產(chǎn)生干擾現(xiàn)象，進(jìn)而對(duì)信號(hào)完整性造成影響。高速數(shù)字電路設(shè)計(jì)難以使電路與臨界阻抗的狀態(tài)相符合，因此保持系統(tǒng)處于過(guò)阻抗?fàn)顟B(tài)是一個(gè)較為合適的方法。

設(shè)計(jì)高速數(shù)字電路時(shí)首先要考慮的就是感性串?dāng)_等問(wèn)題。根據(jù)信號(hào)基本理論得出，電流在電路中是處于循環(huán)流動(dòng)的狀態(tài)，這一方面往往會(huì)被數(shù)字電路設(shè)計(jì)工作人員所忽視。信號(hào)的回路和路徑構(gòu)成了電流環(huán)路，電感在電路中隨著電流環(huán)路的增大而變大，而環(huán)路中的電流也會(huì)隨著其中的電磁場(chǎng)變化而發(fā)生改變。盡可能的對(duì)電流環(huán)路進(jìn)行減小處理，對(duì)感性串?dāng)_起到了降低的作用，在設(shè)計(jì)高速數(shù)字電路中，主要可以通過(guò)兩個(gè)方法來(lái)進(jìn)行，即對(duì)線路距離進(jìn)行增加和對(duì)電流環(huán)路面積進(jìn)行減小的處理，以此來(lái)提高高速數(shù)字電路信號(hào)的完整性。

3.2 設(shè)計(jì)高速數(shù)字電路電源

設(shè)計(jì)高速數(shù)字電路需要應(yīng)用大量的低電壓元器件，其對(duì)電源的穩(wěn)定性造成了一定的影響，這也是設(shè)計(jì)數(shù)字電路所要考慮的一個(gè)主要因素。電源完整性指的是電源在系統(tǒng)運(yùn)行中的波動(dòng)情況，也就是電源的波形質(zhì)量。在高速數(shù)字電路設(shè)計(jì)中能夠?qū)﹄娫捶€(wěn)定性造成影響有：由處于高速開(kāi)關(guān)狀態(tài)下線路器件所產(chǎn)生的過(guò)大的瞬間電流，以及數(shù)字電路中過(guò)多的電感所導(dǎo)致的變大的信號(hào)回路阻抗。

高速數(shù)字電路設(shè)計(jì)的理想狀態(tài)是其電源系統(tǒng)中不存在阻抗，由于整個(gè)信號(hào)回路不存在阻抗的耗損問(wèn)題，可以使電源系統(tǒng)中各個(gè)點(diǎn)的電位保持恒定。但是，在實(shí)際中并不存在這種狀態(tài)，電源分配系統(tǒng)往往會(huì)產(chǎn)生嚴(yán)重的干擾噪聲，進(jìn)而對(duì)整個(gè)電路的正常運(yùn)行造成影響。在進(jìn)行高速數(shù)字電路設(shè)計(jì)時(shí)，要充分考慮到電源的電感和電阻因素，對(duì)其進(jìn)行降低處理?，F(xiàn)階段在電路系統(tǒng)中大多都是采用大面積的銅質(zhì)材料，這遠(yuǎn)遠(yuǎn)不能滿足高速電路設(shè)計(jì)的標(biāo)準(zhǔn)和要求，因此在設(shè)計(jì)的過(guò)程中還要對(duì)其它影響因素進(jìn)行綜合的考慮，其中將去耦電容運(yùn)用到電路中就是一個(gè)非常簡(jiǎn)單有效的方法。

4 結(jié)語(yǔ)

綜上所述，電子設(shè)計(jì)正在朝著速度快、密度高的方向發(fā)展和進(jìn)步，在這種狀態(tài)下的電子系統(tǒng)，為了能夠?qū)Ω咚贁?shù)字電路設(shè)計(jì)問(wèn)題進(jìn)行有效合理的解決，對(duì)高速數(shù)字電路設(shè)計(jì)方法和手段進(jìn)行創(chuàng)新和改進(jìn)是勢(shì)在必行的。不斷促進(jìn)高速數(shù)字電路設(shè)計(jì)方法可行性的提高，為其在現(xiàn)代化技術(shù)的發(fā)展進(jìn)程中不斷進(jìn)步提供了可靠保障。

參考文獻(xiàn)

[1]李琳琳.高速數(shù)字電路設(shè)計(jì)中電源完整性分析[J].火控雷達(dá)技術(shù)，2010（02）.

[2]馮巨標(biāo).高速數(shù)字電路電源分配網(wǎng)絡(luò)的近場(chǎng)電磁干擾研究[D].哈爾濱工業(yè)大學(xué)，2012.

[3]付亞如.淺談高速數(shù)字電路特性與信號(hào)完整性設(shè)計(jì)[J].黑龍江科技信息，2011（04）.

[4]張婧.高速數(shù)字電路信號(hào)完整性仿真設(shè)計(jì)與驗(yàn)證[D].西安電子科技大學(xué)，2013.

第6篇：電路設(shè)計(jì)的基本方法范文

1．元件的選擇．電學(xué)實(shí)驗(yàn)中，元件的選擇十分重要，它關(guān)乎著電路是否能設(shè)計(jì)成功．首先應(yīng)該選擇合適的電源，在選擇時(shí)一定要考慮符合電路設(shè)計(jì)的電流值，其次還要對(duì)電表進(jìn)行選擇，盡量選擇更貼近自己需要的量程，保證設(shè)計(jì)的精確性．還要選擇適合電路的元件的型號(hào)等，將這些問(wèn)題都進(jìn)行全面考慮才能保證實(shí)驗(yàn)的進(jìn)行．2．了解元件的使用方法．電路設(shè)計(jì)中存在許多電路元件，要想電學(xué)實(shí)驗(yàn)?zāi)茼樌倪M(jìn)行，就必須了解各種電路元件的使用方法和使用規(guī)則．例如電表，電表上顯示兩個(gè)數(shù)值，如果不提前進(jìn)行了解很容易將數(shù)值弄混．造成實(shí)驗(yàn)結(jié)果的錯(cuò)誤．因此電學(xué)實(shí)驗(yàn)中電路設(shè)計(jì)時(shí)一定要先弄清電路元件的使用方法，才能保障實(shí)驗(yàn)的進(jìn)行．3．熟悉電路構(gòu)成，加強(qiáng)對(duì)特殊電路的記憶與理解電學(xué)實(shí)驗(yàn)中有許多特殊的電路，如果內(nèi)心沒(méi)有一個(gè)完整的電路構(gòu)成圖，在遇到這些特殊電路時(shí)，就沒(méi)有辦法將實(shí)驗(yàn)順利開(kāi)展下去．因此在實(shí)驗(yàn)前一定要加強(qiáng)對(duì)電路構(gòu)成的設(shè)計(jì)．

二、電路設(shè)計(jì)的原則

1、整體性原則．在電路設(shè)計(jì)時(shí)不能將每一部分分開(kāi)設(shè)計(jì)，電路的各個(gè)部分的關(guān)聯(lián)性都很強(qiáng)，必須以整體性的原則進(jìn)行設(shè)計(jì)，電流、電壓的選擇等都是根據(jù)電路的整體方案進(jìn)行選擇的．2、優(yōu)化原則．電路設(shè)計(jì)不是一個(gè)簡(jiǎn)單的電學(xué)實(shí)驗(yàn)，它有龐大的系統(tǒng)性，在這個(gè)系統(tǒng)里又有許多小系統(tǒng)，這樣才能形成一個(gè)完整的電路，電路設(shè)計(jì)時(shí)或多或少都會(huì)有一定的問(wèn)題存在，出現(xiàn)這些問(wèn)題不能視而不見(jiàn)，要將問(wèn)題進(jìn)行整合，拿出一套合理的改進(jìn)方案，將電路設(shè)計(jì)達(dá)到最佳的設(shè)計(jì)效果．3、功能性原則．電學(xué)實(shí)驗(yàn)電路設(shè)計(jì)不是讓學(xué)生完成一個(gè)簡(jiǎn)單的實(shí)驗(yàn)，目的是為了讓學(xué)生通過(guò)電路設(shè)計(jì)來(lái)掌握一定的學(xué)習(xí)技能，這才是進(jìn)行電路設(shè)計(jì)最終要完成的目標(biāo)，所以在電路設(shè)計(jì)上一定要考慮它的功能性．

三、電路設(shè)計(jì)的方法

1．明確實(shí)驗(yàn)?zāi)康模械膶?shí)驗(yàn)設(shè)計(jì)都有一個(gè)設(shè)計(jì)目的，為了達(dá)到這個(gè)目的才來(lái)進(jìn)行實(shí)驗(yàn)操作，電路設(shè)計(jì)前也應(yīng)該如此，首先要設(shè)定一個(gè)實(shí)驗(yàn)的目標(biāo)，然后再進(jìn)行實(shí)驗(yàn)，實(shí)驗(yàn)結(jié)束后來(lái)看看自己的實(shí)驗(yàn)結(jié)果是否達(dá)到了設(shè)計(jì)目的，才能從中分析思路找到設(shè)計(jì)的缺陷，從而進(jìn)行改進(jìn)．2．選擇實(shí)驗(yàn)器材．實(shí)驗(yàn)設(shè)計(jì)除了理論的知識(shí)還需要實(shí)驗(yàn)器材的支撐，我們明確了實(shí)驗(yàn)的目的后就要進(jìn)行實(shí)驗(yàn)器材的選擇，選擇時(shí)一定要配合自己的設(shè)計(jì)目標(biāo)，盡可能的保證實(shí)驗(yàn)器材對(duì)實(shí)驗(yàn)帶來(lái)的誤差影響，選擇最適宜的器材將誤差降到最低．選擇器材時(shí)還要考慮器材的操作性是否適用于自己的實(shí)驗(yàn)設(shè)計(jì)中，避免在進(jìn)行實(shí)驗(yàn)時(shí)造成實(shí)驗(yàn)失?。谄鞑倪x擇上最應(yīng)該注意的就是器材的安全性，由于電路設(shè)計(jì)的復(fù)雜性往往會(huì)由于器材的選擇不當(dāng)造成電路燒毀，因此在器材的選擇上這些問(wèn)題都應(yīng)該被注意．3．選擇設(shè)計(jì)方案．電路設(shè)計(jì)是一種靈活的設(shè)計(jì)，不同的方案可以有不同的設(shè)計(jì)效果，實(shí)驗(yàn)?zāi)康?、?shí)驗(yàn)器材確定后根據(jù)這些內(nèi)容來(lái)進(jìn)行分析選擇一些適宜的電路設(shè)計(jì)方案，將它們整理出來(lái)，繪制成設(shè)計(jì)圖，結(jié)合學(xué)過(guò)的理論知識(shí)加以比較選擇最適宜的設(shè)計(jì)方案．包括電流表應(yīng)設(shè)計(jì)內(nèi)接還是外接，滑動(dòng)變阻器應(yīng)采取分壓式接法還是限流式接法，電路結(jié)構(gòu)原理選擇伏安法還是半偏法等等．保證電路的設(shè)計(jì)方案能順利的運(yùn)用在電學(xué)實(shí)驗(yàn)中．4．簡(jiǎn)化電路方程．電路設(shè)計(jì)中有許多的電路方程，它們是非常復(fù)雜的，但是在電路設(shè)計(jì)時(shí)還必須要用到，如果不將其進(jìn)行簡(jiǎn)化在設(shè)計(jì)的過(guò)程中就會(huì)遇到許多麻煩，不僅會(huì)對(duì)電路的結(jié)構(gòu)產(chǎn)生較大的影響，還有可能造成電路系統(tǒng)紊亂，所以在進(jìn)行電路設(shè)計(jì)前要在合理的范圍內(nèi)將復(fù)雜的電路方程簡(jiǎn)化，保證電學(xué)實(shí)驗(yàn)的有效進(jìn)行．5．電路設(shè)計(jì)案例分析．在描繪標(biāo)有“2．5V0．3A”字樣小燈泡的伏安特性曲線實(shí)驗(yàn)中，使用3V干電池和滑動(dòng)變阻器進(jìn)行供電．該實(shí)驗(yàn)本就要求小燈泡兩端的電壓從零起調(diào)，所以也只能是選用分壓接法進(jìn)行供電．只是在滑動(dòng)變阻器的阻值選擇上，考慮到燈泡正常發(fā)光時(shí)的電阻為12．5Ω，因此最好是選用實(shí)驗(yàn)室配備的5Ω或10Ω的滑動(dòng)變阻器．電路實(shí)驗(yàn)設(shè)計(jì)題其設(shè)計(jì)思路、方法一般都來(lái)源于教材，要求用學(xué)過(guò)的物理知識(shí)、原理、實(shí)驗(yàn)思路、方法設(shè)計(jì)出合理的方案．因此在教學(xué)中或者復(fù)習(xí)過(guò)程中要特別注意對(duì)所學(xué)過(guò)電學(xué)實(shí)驗(yàn)問(wèn)題的多種方法、遠(yuǎn)離的優(yōu)劣、電路聯(lián)接式的選擇方法以及有關(guān)的實(shí)驗(yàn)注意事項(xiàng)進(jìn)行歸納總結(jié)．從中體會(huì)多種方法的優(yōu)劣，養(yǎng)成發(fā)散性思維的好習(xí)慣，才能比較順利完成實(shí)驗(yàn)設(shè)計(jì)問(wèn)題．高中物理電學(xué)實(shí)驗(yàn)電路設(shè)計(jì)學(xué)習(xí)起來(lái)雖然復(fù)雜，但是如果方法得當(dāng)，進(jìn)行實(shí)驗(yàn)前考慮的全面，在進(jìn)行電路設(shè)計(jì)時(shí)就會(huì)相對(duì)簡(jiǎn)單些．高中生進(jìn)行實(shí)驗(yàn)是對(duì)學(xué)生的理論知識(shí)及動(dòng)手能力的考察，教師在學(xué)生的操作過(guò)程中也要加以指導(dǎo)幫助學(xué)生實(shí)驗(yàn)的誤差變小，安全性提高，學(xué)生才能更好的將電學(xué)知識(shí)運(yùn)用到考試中和實(shí)際生活中．

作者:湯從 單位:安徽省滁州市明光明光中學(xué)

參考文獻(xiàn):

［1］王慧．中學(xué)生電學(xué)實(shí)驗(yàn)?zāi)芰ΜF(xiàn)狀及影響因素研究［D］．蘇州大學(xué)，2010．

［2］曹會(huì)．高中物理電學(xué)實(shí)驗(yàn)資源開(kāi)發(fā)與能力培養(yǎng)的初步研究［D］．蘇州大學(xué)，2010．

［3］胡可玲．初中生電學(xué)學(xué)習(xí)中常見(jiàn)錯(cuò)誤診斷性分析及策略［D］．蘇州大學(xué)，2013．

第7篇：電路設(shè)計(jì)的基本方法范文

關(guān)鍵詞：IP技術(shù) 模擬集成電路 流程

中圖分類號(hào)：TP3 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2013）03（b）-00-02

1 模擬集成電路設(shè)計(jì)的意義

當(dāng)前以信息技術(shù)為代表的高新技術(shù)突飛猛進(jìn)。以信息產(chǎn)業(yè)發(fā)展水平為主要特征的綜合國(guó)力競(jìng)爭(zhēng)日趨激烈，集成電路（IC，Integrated circuit）作為當(dāng)今信息時(shí)代的核心技術(shù)產(chǎn)品，其在國(guó)民經(jīng)濟(jì)建設(shè)、國(guó)防建設(shè)以及人類日常生活的重要性已經(jīng)不言

而喻。

集成電路技術(shù)的發(fā)展經(jīng)歷了若干發(fā)展階段。20世紀(jì)50年代末發(fā)展起來(lái)的屬小規(guī)模集成電路（SSI），集成度僅100個(gè)元件；60年展的是中規(guī)模集成電路（MSI），集成度為1000個(gè)元件；70年代又發(fā)展了大規(guī)模集成電路，集成度大于1000個(gè)元件；70年代末進(jìn)一步發(fā)展了超大規(guī)模集成電路（LSI），集成度在105個(gè)元件；80年代更進(jìn)一步發(fā)展了特大規(guī)模集成電路，集成度比VLSI又提高了一個(gè)數(shù)量級(jí)，達(dá)到106個(gè)元件以上。這些飛躍主要集中在數(shù)字領(lǐng)域。

（1）自然界信號(hào)的處理：自然界的產(chǎn)生的信號(hào)，至少在宏觀上是模擬量。高品質(zhì)麥克風(fēng)接收樂(lè)隊(duì)聲音時(shí)輸出電壓幅值從幾微伏變化到幾百微伏。視頻照相機(jī)中的光電池的電流低達(dá)每毫秒幾個(gè)電子。地震儀傳感器產(chǎn)生的輸出電壓的范圍從地球微小振動(dòng)時(shí)的幾微伏到強(qiáng)烈地震時(shí)的幾百毫伏。由于所有這些信號(hào)都必須在數(shù)字領(lǐng)域進(jìn)行多方面的處理，所以我們看到，每個(gè)這樣的系統(tǒng)都要包含一個(gè)模一數(shù)轉(zhuǎn)換器（AD，C）。

（2）數(shù)字通信：由于不同系統(tǒng)產(chǎn)生的二進(jìn)制數(shù)據(jù)往往要傳輸很長(zhǎng)的距離。一個(gè)高速的二進(jìn)制數(shù)據(jù)流在通過(guò)一個(gè)很長(zhǎng)的電纜后，信號(hào)會(huì)衰減和失真，為了改善通信質(zhì)量，系統(tǒng)可以輸入多電平信號(hào)，而不是二進(jìn)制信號(hào)。現(xiàn)代通信系統(tǒng)中廣泛采用多電平信號(hào)，這樣，在發(fā)射器中需要數(shù)一模轉(zhuǎn)換器（DAC）把組合的二進(jìn)制數(shù)據(jù)轉(zhuǎn)換為多電平信號(hào)，而在接收器中需要使用模一數(shù)轉(zhuǎn)換器（ADC）以確定所傳輸?shù)碾娖健?/p>

（3）磁盤驅(qū)動(dòng)電子學(xué)計(jì)算機(jī)硬盤中的數(shù)據(jù)采用磁性原理以二進(jìn)制形式存儲(chǔ)。然而，當(dāng)數(shù)據(jù)被磁頭讀取并轉(zhuǎn)換為電信號(hào)時(shí)，為了進(jìn)一步的處理，信號(hào)需要被放大、濾波和數(shù)字化。

（4）無(wú)線接收器：射頻接收器的天線接收到的信號(hào)，其幅度只有幾微伏，而中心頻率達(dá)到幾GHz。此外，信號(hào)伴隨很大的干擾，因此接收器在放大低電平信號(hào)時(shí)必須具有極小噪聲、工作在高頻并能抑制大的有害分量。這些都對(duì)模擬設(shè)計(jì)有很大的挑戰(zhàn)性。

（5）傳感器：機(jī)械的、電的和光學(xué)的傳感器在我們的生活中起著重要的作用。例如，視頻照相機(jī)裝有一個(gè)光敏二極管陣列，以將像點(diǎn)轉(zhuǎn)換為電流；超聲系統(tǒng)使用聲音傳感器產(chǎn)生一個(gè)與超聲波形幅度成一定比例的電壓。放大、濾波和A/D轉(zhuǎn)換在這些應(yīng)用中都是基本的功能。

（6）微處理器和存儲(chǔ)器：大量模擬電路設(shè)計(jì)專家參與了現(xiàn)代的微處理器和存儲(chǔ)器的設(shè)計(jì)。許多涉及到大規(guī)模芯片內(nèi)部或不同芯片之間的數(shù)據(jù)和時(shí)鐘的分布和時(shí)序的問(wèn)題要求將高速信號(hào)作為模擬波形處理。而且芯片上信號(hào)間和電源間互連中的非理想性以及封裝寄生參數(shù)要求對(duì)模擬電路設(shè)計(jì)有一個(gè)完整的理解。半導(dǎo)體存儲(chǔ)器廣泛使用的高速/讀出放大器0也不可避免地要涉及到許多模擬技術(shù)。因此人們經(jīng)常說(shuō)高速數(shù)字電路設(shè)計(jì)實(shí)際上是模擬電路的

設(shè)計(jì)。

2 模擬集成電路設(shè)計(jì)流程概念

在集成電路工藝發(fā)展和市場(chǎng)需求的推動(dòng)下，系統(tǒng)芯片SOC和IP技術(shù)越來(lái)越成為IC業(yè)界廣泛關(guān)注的焦點(diǎn)。隨著集成技術(shù)的不斷發(fā)展和集成度的迅速提高，集成電路芯片的設(shè)計(jì)工作越來(lái)越復(fù)雜，因而急需在設(shè)計(jì)方法和設(shè)計(jì)工具這兩方面有一個(gè)大的變革，這就是人們經(jīng)常談?wù)摰脑O(shè)計(jì)革命。各種計(jì)算機(jī)輔助工具及設(shè)計(jì)方法學(xué)的誕生正是為了適應(yīng)這樣的要求。

一方面，面市時(shí)間的壓力和新的工藝技術(shù)的發(fā)展允許更高的集成度，使得設(shè)計(jì)向更高的抽象層次發(fā)展，只有這樣才能解決設(shè)計(jì)復(fù)雜度越來(lái)越高的問(wèn)題。數(shù)字集成電路的發(fā)展證明了這一點(diǎn)：它很快的從基于單元的設(shè)計(jì)發(fā)展到基于模塊、IP和IP復(fù)用的

設(shè)計(jì)。

另一方面，工藝尺寸的縮短使得設(shè)計(jì)向相反的方向發(fā)展：由于物理效應(yīng)對(duì)電路的影響越來(lái)越大，這就要求在設(shè)計(jì)中考慮更低層次的細(xì)節(jié)問(wèn)題。器件數(shù)目的增多、信號(hào)完整性、電子遷移和功耗分析等問(wèn)題的出現(xiàn)使得設(shè)計(jì)日益復(fù)雜。

3 模擬集成電路設(shè)計(jì)流程

3.1 模擬集成電路設(shè)計(jì)系統(tǒng)環(huán)境

集成電路的設(shè)計(jì)由于必須通過(guò)計(jì)算機(jī)輔助完成整個(gè)過(guò)程，所以對(duì)軟件和硬件配置都有較高的要求。

（1）模擬集成電路設(shè)計(jì)EDA工具種類及其舉例

設(shè)計(jì)資料庫(kù)―Cadence Design Framework11

電路編輯軟件―Text editor/Schematic editor

電路模擬軟件―Spectre，HSPICE，Nanosim

版圖編輯軟件―Cadence virtuoso，Laker

物理驗(yàn)證軟件―Diva，Dracula，Calibre，Hercules

（2）系統(tǒng)環(huán)境

工作站環(huán)境；Unix-Based作業(yè)系統(tǒng)；由于EDA軟件的運(yùn)行和數(shù)據(jù)的保存需要穩(wěn)定的計(jì)算機(jī)環(huán)境，所以集成電路的設(shè)計(jì)通常采用Unix-Based的作業(yè)系統(tǒng)，如圖1所示的工作站系統(tǒng)?，F(xiàn)在的集成電路設(shè)計(jì)都是團(tuán)隊(duì)協(xié)作完成的，甚至工程師們?cè)诓煌牡攸c(diǎn)進(jìn)行遠(yuǎn)程協(xié)作設(shè)計(jì)。EDA軟件、工作站系統(tǒng)的資源合理配置和數(shù)據(jù)庫(kù)的有效管理將是集成電路設(shè)計(jì)得以完成的重要保障。

3.2 模擬集成電路設(shè)計(jì)流程概述

根據(jù)處理信號(hào)類型的不同，集成電路一般可以分為數(shù)字電路、模擬電路和數(shù)?；旌霞呻娐?，它們的設(shè)計(jì)方法和設(shè)計(jì)流程是不同的，在這部分和以后的章節(jié)中我們將著重講述模擬集成電路的設(shè)計(jì)方法和流程。模擬集成電路設(shè)計(jì)是一種創(chuàng)造性的過(guò)程，它通過(guò)電路來(lái)實(shí)現(xiàn)設(shè)計(jì)目標(biāo)，與電路分析剛好相反。電路的分析是一個(gè)由電路作為起點(diǎn)去發(fā)現(xiàn)其特性的過(guò)程。電路的綜合或者設(shè)計(jì)則是從一套期望的性能參數(shù)開(kāi)始去尋找一個(gè)令人滿意的電路，對(duì)于一個(gè)設(shè)計(jì)問(wèn)題，解決方案可能不是唯一的，這樣就給予了設(shè)計(jì)者去創(chuàng)造的機(jī)會(huì)。

模擬集成電路設(shè)計(jì)包括若干個(gè)階段，設(shè)計(jì)模擬集成電路一般的過(guò)程。

（l）系統(tǒng)規(guī)格定義；（2）電路設(shè)計(jì)；（3）電路模擬；（4）版圖實(shí)現(xiàn)；（5）物理驗(yàn)證；（6）參數(shù)提取后仿真；（7）可靠性分析；（8）芯片制造；（9）測(cè)試。

除了制造階段外，設(shè)計(jì)師應(yīng)對(duì)其余各階段負(fù)責(zé)。設(shè)計(jì)流程從一個(gè)設(shè)計(jì)構(gòu)思開(kāi)始，明確設(shè)計(jì)要求和進(jìn)行綜合設(shè)計(jì)。為了確認(rèn)設(shè)計(jì)的正確性，設(shè)計(jì)師要應(yīng)用模擬方法評(píng)估電路的性能。

這時(shí)可能要根據(jù)模擬結(jié)果對(duì)電路作進(jìn)一步改進(jìn)，反復(fù)進(jìn)行綜合和模擬。一旦電路性能的模擬結(jié)果能滿足設(shè)計(jì)要求就進(jìn)行另一個(gè)主要設(shè)計(jì)工作―電路的幾何描述（版圖設(shè)計(jì)）。版圖完成并經(jīng)過(guò)物理驗(yàn)證后需要將布局、布線形成的寄生效應(yīng)考慮進(jìn)去再次進(jìn)行計(jì)算機(jī)模擬。如果模擬結(jié)果也滿足設(shè)計(jì)要求就可以進(jìn)行制造了。

3.3 模擬集成電路設(shè)計(jì)流程分述

（1）系統(tǒng)規(guī)格定義

這個(gè)階段系統(tǒng)工程師把整個(gè)系統(tǒng)和其子系統(tǒng)看成是一個(gè)個(gè)只有輸入輸出關(guān)系的/黑盒子，不僅要對(duì)其中每一個(gè)進(jìn)行功能定義，而且還要提出時(shí)序、功耗、面積、信噪比等性能參數(shù)的范圍要求。

（2）電路設(shè)計(jì)

根據(jù)設(shè)計(jì)要求，首先要選擇合適的工藝制程；然后合理的構(gòu)架系統(tǒng)，例如并行的還是串行的，差分的還是單端的；依照架構(gòu)來(lái)決定元件的組合，例如，電流鏡類型還是補(bǔ)償類型；根據(jù)交、直流參數(shù)決定晶體管工作偏置點(diǎn)和晶體管大??；依環(huán)境估計(jì)負(fù)載形態(tài)和負(fù)載值。由于模擬集成電路的復(fù)雜性和變化的多樣性，目前還沒(méi)有EDA廠商能夠提供完全解決模擬集成電路設(shè)計(jì)自動(dòng)化的工具，此環(huán)節(jié)基本上通過(guò)手工計(jì)算來(lái)完成的。

（3）電路模擬

設(shè)計(jì)工程師必須確認(rèn)設(shè)計(jì)是正確的，為此要基于晶體管模型，借助EDA工具進(jìn)行電路性能的評(píng)估，分析。在這個(gè)階段要依據(jù)電路仿真結(jié)果來(lái)修改晶體管參數(shù)；依制程參數(shù)的變異來(lái)確定電路工作的區(qū)間和限制；驗(yàn)證環(huán)境因素的變化對(duì)電路性能的影響；最后還要通過(guò)仿真結(jié)果指導(dǎo)下一步的版圖實(shí)現(xiàn)，例如，版圖對(duì)稱性要求，電源線的寬度。

（4）版圖實(shí)現(xiàn)

電路的設(shè)計(jì)及模擬決定電路的組成及相關(guān)參數(shù)，但并不能直接送往晶圓代工廠進(jìn)行制作。設(shè)計(jì)工程師需提供集成電路的物理幾何描述稱為版圖。這個(gè)環(huán)節(jié)就是要把設(shè)計(jì)的電路轉(zhuǎn)換為圖形描述格式。模擬集成電路通常是以全定制方法進(jìn)行手工的版圖設(shè)計(jì)。在設(shè)計(jì)過(guò)程中需要考慮設(shè)計(jì)規(guī)則、匹配性、噪聲、串?dāng)_、寄生效應(yīng)、防門鎖等對(duì)電路性能和可制造性的影響。雖然現(xiàn)在出現(xiàn)了許多高級(jí)的全定制輔助設(shè)計(jì)方法，仍然無(wú)法保證手工設(shè)計(jì)對(duì)版圖布局和各種效應(yīng)的考慮全面性。

（5）物理驗(yàn)證

版圖的設(shè)計(jì)是否滿足晶圓代工廠的制造可靠性需求？從電路轉(zhuǎn)換到版圖是否引入了新的錯(cuò)誤？物理驗(yàn)證階段將通過(guò)設(shè)計(jì)規(guī)則檢查（DRC，Design Rule Cheek）和版圖網(wǎng)表與電路原理圖的比對(duì)（VLS，Layout Versus schematic）解決上述的兩類驗(yàn)證問(wèn)題。幾何規(guī)則檢查用于保證版圖在工藝上的可實(shí)現(xiàn)性。它以給定的設(shè)計(jì)規(guī)則為標(biāo)準(zhǔn)，對(duì)最小線寬、最小圖形間距、孔尺寸、柵和源漏區(qū)的最小交疊面積等工藝限制進(jìn)行檢查。版圖網(wǎng)表與電路原理圖的比對(duì)用來(lái)保證版圖的設(shè)計(jì)與其電路設(shè)計(jì)的匹配。VLS工具從版圖中提取包含電氣連接屬性和尺寸大小的電路網(wǎng)表，然后與原理圖得到的網(wǎng)表進(jìn)行比較，檢查兩者是否一致。

參考文獻(xiàn)

第8篇：電路設(shè)計(jì)的基本方法范文

關(guān)鍵詞：電子設(shè)計(jì)自動(dòng)化；課程特點(diǎn)；教學(xué)方法

作者簡(jiǎn)介：董素鴿（1983-），女，河南葉縣人，鄭州大學(xué)西亞斯國(guó)際學(xué)院電子信息工程學(xué)院，助教；李華（1972-），男，河南鄭州人，鄭州大學(xué)西亞斯國(guó)際學(xué)院電子信息工程學(xué)院，助教。（河南鄭州451150）

中圖分類號(hào)：G642.41     文獻(xiàn)標(biāo)識(shí)碼：A     文章編號(hào)：1007-0079（2012）11-0046-02

電子設(shè)計(jì)自動(dòng)化（EDA：Electronic Design automation）是將計(jì)算機(jī)技術(shù)應(yīng)用于電子設(shè)計(jì)過(guò)程中而形成的一門新技術(shù)，[1]它已經(jīng)被廣泛應(yīng)用于電子電路的設(shè)計(jì)和仿真、集成電路的版圖設(shè)計(jì)、印刷電路板（PCB）的設(shè)計(jì)和可編程器件的編程等各項(xiàng)工作中。

隨著半導(dǎo)體技術(shù)及電子信息工業(yè)的不斷發(fā)展，電子設(shè)計(jì)自動(dòng)化技術(shù)在信息行業(yè)中的應(yīng)用范圍越來(lái)越廣泛，應(yīng)用領(lǐng)域也涉及產(chǎn)業(yè)鏈中的幾乎任何一個(gè)環(huán)節(jié)。一方面是社會(huì)上對(duì)電子設(shè)計(jì)自動(dòng)化人才的急需，另一方面是我國(guó)高校中電子設(shè)計(jì)自動(dòng)化人才培養(yǎng)的落后，兩者之間的矛盾也促使眾多的高校開(kāi)始在電子信息、微電子技術(shù)等專業(yè)中開(kāi)設(shè)“電子設(shè)計(jì)自動(dòng)化”課程。如今，該課程已成為眾多信息類學(xué)科的專業(yè)必修課，這為我國(guó)電子設(shè)計(jì)自動(dòng)化人才的培養(yǎng)和充實(shí)做出了巨大的貢獻(xiàn)。

“電子設(shè)計(jì)自動(dòng)化”課程教學(xué)效果直接影響著人才培養(yǎng)的質(zhì)量，因此，優(yōu)秀的教學(xué)方法和教學(xué)質(zhì)量是教學(xué)過(guò)程中必須重視的。筆者根據(jù)近幾年的教學(xué)經(jīng)歷，總結(jié)經(jīng)驗(yàn)，開(kāi)拓創(chuàng)新，形成了一套特有的教學(xué)方法，旨在培養(yǎng)出基礎(chǔ)牢、思路清、知識(shí)廣、能力強(qiáng)的電子設(shè)計(jì)自動(dòng)化人才。

一、“電子設(shè)計(jì)自動(dòng)化”課程教學(xué)的特點(diǎn)

電子設(shè)計(jì)自動(dòng)化是一個(gè)較為寬泛的概念，它涵蓋了電路設(shè)計(jì)、電路測(cè)試與驗(yàn)證、版圖設(shè)計(jì)、PCB板開(kāi)發(fā)等各個(gè)不同的應(yīng)用范圍。而當(dāng)前“電子設(shè)計(jì)自動(dòng)化”課程設(shè)置多數(shù)側(cè)重電路設(shè)計(jì)部分，即采用硬件描述語(yǔ)言設(shè)計(jì)數(shù)字電路。因此，該課程的教學(xué)具非常突出的特點(diǎn)。

1.既要有廣度，又要有深度

有廣度即在教學(xué)過(guò)程中需要把電子設(shè)計(jì)自動(dòng)化所包含的各個(gè)不同的應(yīng)用環(huán)節(jié)都要讓學(xué)生了解，從而使學(xué)生從整個(gè)產(chǎn)業(yè)鏈的角度出發(fā)，把握電子設(shè)計(jì)自動(dòng)化的真正含義，以便于他們建立起一個(gè)全局概念。有深度即在教學(xué)過(guò)程中緊抓電路設(shè)計(jì)這個(gè)重點(diǎn)，著重講解如何使用硬件描述語(yǔ)言設(shè)計(jì)硬件電路，使學(xué)生具備電路設(shè)計(jì)的具體技能，并能夠應(yīng)用于實(shí)踐和工作當(dāng)中。

2.突出硬件電路設(shè)計(jì)的概念

在眾多高校開(kāi)設(shè)的“電子設(shè)計(jì)自動(dòng)化”課程中，多數(shù)是以硬件描述語(yǔ)言VHDL作為學(xué)習(xí)重點(diǎn)的。而VHDL語(yǔ)言是一門比較特殊的語(yǔ)言，與C語(yǔ)言、匯編語(yǔ)言等存在很大的不同。因此，在教學(xué)過(guò)程中首先要讓學(xué)生明白這門語(yǔ)言與前期所學(xué)的其他語(yǔ)言的區(qū)別，并通過(guò)實(shí)例，如CPU的設(shè)計(jì)及制造過(guò)程，讓學(xué)生明白VHDL等硬件描述語(yǔ)言的真正用途，并將硬件電路設(shè)計(jì)的概念貫穿整個(gè)教學(xué)過(guò)程。

3.理論與實(shí)踐并重

“電子設(shè)計(jì)自動(dòng)化”是一門理論性與實(shí)踐性都很強(qiáng)的課程，必須兩者并重，才能收到良好的教學(xué)效果。在理論學(xué)習(xí)中要突顯語(yǔ)法要點(diǎn)和電路設(shè)計(jì)思想，[2]并通過(guò)實(shí)踐將這些語(yǔ)法與設(shè)計(jì)思想得以加強(qiáng)和鞏固，同時(shí)在實(shí)踐中鍛煉學(xué)生的創(chuàng)新能力。

二、“電子設(shè)計(jì)自動(dòng)化”課程教學(xué)方法總結(jié)

良好的教學(xué)方法能起到事半功倍的效果。因此，針對(duì)“電子設(shè)計(jì)自動(dòng)化”課程的教學(xué)特點(diǎn)，筆者根據(jù)近幾年的教學(xué)經(jīng)驗(yàn)總結(jié)了一些行之有效的教學(xué)方法。

1.以生動(dòng)的形式帶領(lǐng)學(xué)生進(jìn)入電子設(shè)計(jì)自動(dòng)化的世界

電子設(shè)計(jì)自動(dòng)化對(duì)學(xué)生來(lái)說(shuō)是一個(gè)全新的概念。如何讓他們能夠快速地進(jìn)入到這個(gè)世界中，并了解這個(gè)世界的大概，從而對(duì)這個(gè)領(lǐng)域產(chǎn)生興趣，是每個(gè)老師在這門課授課之前必須要做的一件事情。教師可以采用一些現(xiàn)代化的多媒體授課技術(shù)，讓學(xué)生更直觀地了解電子設(shè)計(jì)自動(dòng)化。由于電子設(shè)計(jì)自動(dòng)化是一個(gè)很抽象的概念，因此，可以通過(guò)播放視頻、圖片等一些比較直觀的內(nèi)容來(lái)讓學(xué)生了解這個(gè)領(lǐng)域。從學(xué)生最熟悉的電腦CPU引入，通過(guò)一段“CPU從設(shè)計(jì)到制造過(guò)程”的視頻，讓學(xué)生了解集成電路設(shè)計(jì)與制造的流程與方法，并引出集成電路這個(gè)概念。

通過(guò)早期的集成電路與現(xiàn)在的集成電路的圖片對(duì)比，引出EDA的概念，并詳細(xì)講解EDA對(duì)于集成電路行業(yè)的發(fā)展所作的巨大貢獻(xiàn)。在教學(xué)過(guò)程中，通過(guò)向?qū)W生介紹一些使用EDA技術(shù)實(shí)現(xiàn)的當(dāng)前比較主流的產(chǎn)品及其應(yīng)用，提高學(xué)生對(duì)EDA的具體認(rèn)識(shí)。這些方法不僅使學(xué)生對(duì)EDA相關(guān)的產(chǎn)業(yè)有了相應(yīng)的了解，更激發(fā)了學(xué)生的學(xué)習(xí)興趣，使學(xué)生能夠踴躍地投入到“電子設(shè)計(jì)自動(dòng)化”的學(xué)習(xí)中。

2.以實(shí)例展開(kāi)理論教學(xué)

“電子設(shè)計(jì)自動(dòng)化”的學(xué)習(xí)內(nèi)容包含三大部分：[3]硬件描述語(yǔ)言（以VHDL語(yǔ)言為學(xué)習(xí)對(duì)象）、開(kāi)發(fā)軟件（以QUARTUS II為學(xué)習(xí)對(duì)象）和實(shí)驗(yàn)用開(kāi)發(fā)板（以FPGA開(kāi)發(fā)板為學(xué)習(xí)對(duì)象）。

硬件描述語(yǔ)言的學(xué)習(xí)屬于理論學(xué)習(xí)部分，是重中之重。對(duì)于一門編程語(yǔ)言的學(xué)習(xí)來(lái)說(shuō)，語(yǔ)法和編程思想是學(xué)習(xí)要點(diǎn)。在傳統(tǒng)的編程語(yǔ)言學(xué)習(xí)的過(guò)程中，通常都是將語(yǔ)法作為主線，結(jié)合語(yǔ)法實(shí)例逐漸形成編程思想。這種學(xué)習(xí)方法會(huì)使學(xué)生陷入到學(xué)編程語(yǔ)言就是學(xué)習(xí)語(yǔ)法的誤區(qū)中，不僅不能學(xué)到精髓，還會(huì)因?yàn)榭菰锓ξ抖a(chǎn)生厭倦感。

如何能使學(xué)生既能掌握電路設(shè)計(jì)的方法，又輕松掌握語(yǔ)法規(guī)則是一個(gè)教學(xué)難題。筆者改變傳統(tǒng)觀念，將編程思想的學(xué)習(xí)作為教學(xué)主線，在理論學(xué)習(xí)過(guò)程中，以具體電路實(shí)例為基礎(chǔ)，引導(dǎo)學(xué)生從分析電路的功能入手，熟悉將電路功能轉(zhuǎn)換為相應(yīng)的程序語(yǔ)句的過(guò)程，并掌握如何將這些語(yǔ)句按照規(guī)則組織成一個(gè)完整無(wú)誤的程序。在此過(guò)程中，不斷引入新的語(yǔ)法規(guī)則。由于整個(gè)過(guò)程中學(xué)生的思考重點(diǎn)都放在電路功能的實(shí)現(xiàn)上，而語(yǔ)法的學(xué)習(xí)就顯得不那么突兀，也不會(huì)產(chǎn)生厭倦感。由于語(yǔ)法時(shí)刻都需要用到且容易忘記，因此在后期的實(shí)例講解過(guò)程中需要不斷地鞏固之前所學(xué)過(guò)的語(yǔ)法現(xiàn)象，以避免學(xué)生遺忘，以此讓學(xué)生明白，學(xué)習(xí)編程語(yǔ)言的真正目的是為了應(yīng)用于電路設(shè)計(jì)。通過(guò)一些實(shí)踐，學(xué)生體會(huì)到語(yǔ)言學(xué)習(xí)的成就感，進(jìn)一步提高了學(xué)習(xí)興趣，此方法收到了良好的教學(xué)效果。

3.將硬件電路設(shè)計(jì)的概念貫穿始終

硬件描述語(yǔ)言與軟件語(yǔ)言有本質(zhì)區(qū)別。很多學(xué)生由于不了解硬件描述語(yǔ)言的特點(diǎn)，在學(xué)習(xí)過(guò)程中很容易將之前所學(xué)的C語(yǔ)言等軟件編程語(yǔ)言的思維慣性的應(yīng)用于VHDL語(yǔ)言的學(xué)習(xí)過(guò)程中，這對(duì)于掌握硬件電路設(shè)計(jì)的實(shí)質(zhì)有非常大的阻礙。因此，在教學(xué)過(guò)程中，從最初引入到最后設(shè)計(jì)電路，都要始終將硬件電路設(shè)計(jì)的概念和思維方式貫穿其中。

在講述應(yīng)用實(shí)例時(shí)，需要向?qū)W生分析該例中的語(yǔ)句和硬件電路的關(guān)系，并強(qiáng)調(diào)這些語(yǔ)句與軟件語(yǔ)言的區(qū)別。以if語(yǔ)句為例，在VHDL語(yǔ)言中，if語(yǔ)句的不同應(yīng)用可以產(chǎn)生不同的電路結(jié)構(gòu)。完整的if語(yǔ)句產(chǎn)生純組合電路，不完整的if語(yǔ)句將產(chǎn)生時(shí)序電路，如果應(yīng)用不當(dāng)，會(huì)在電路中引入不必要的存儲(chǔ)單元，增加電路模塊，耗費(fèi)資源。[4]而對(duì)于軟件語(yǔ)言，并沒(méi)有完整if語(yǔ)句與不完整if語(yǔ)句之分。為了讓學(xué)生更深刻地理解不同的if語(yǔ)句對(duì)應(yīng)的硬件電路結(jié)構(gòu)特性，可以通過(guò)一個(gè)小實(shí)例綜合之后的電路結(jié)構(gòu)圖來(lái)說(shuō)明。

如以下兩個(gè)程序：

（1）entity muxab is

port（a，b：in bit；

y：out bit）；

end；

architecture behave of muxab is

begin

process（a，b）

begin

if a>b then y

elsif a

end if；

end process；

end；

（2）entity muxab is

port（a，b：in bit；

y：out bit）；

end；

architecture behave of muxab is

begin

process（a，b）

begin

if a>b then y

else y

end if；

end process；

end；

（1）（2）兩個(gè)程序唯一的不同點(diǎn)在于：程序（1）中使用的是elsif語(yǔ)句，是一個(gè)不完整的if語(yǔ)句描述，而程序（2）使用的是else語(yǔ)句，是一個(gè)完整的if語(yǔ)句描述。這一條語(yǔ)句的區(qū)別卻決定了兩個(gè)程序的電路結(jié)構(gòu)有很大的不同。（1）綜合的結(jié)果是一個(gè)時(shí)序電路，電路結(jié)構(gòu)復(fù)雜，如圖1所示。而（2）綜合的結(jié)果是一個(gè)純組合電路，電路結(jié)構(gòu)非常簡(jiǎn)單，如圖2所示。通過(guò)綜合后的電路圖比較，學(xué)生更深刻理解這兩類語(yǔ)句的區(qū)別。

強(qiáng)化硬件電路設(shè)計(jì)的思想，可以促使學(xué)生逐漸形成一種規(guī)范、高效、資源節(jié)約的設(shè)計(jì)風(fēng)格，培養(yǎng)一個(gè)優(yōu)秀的硬件電路設(shè)計(jì)工程師。

4.通過(guò)實(shí)踐拓展強(qiáng)化學(xué)生動(dòng)手能力

“電子設(shè)計(jì)自動(dòng)化”是一門實(shí)用性很強(qiáng)的課程，學(xué)生在學(xué)完該課程后必須具備一定的硬件電路設(shè)計(jì)和調(diào)試的能力，因此在教學(xué)中需要不斷地用實(shí)踐訓(xùn)練來(lái)強(qiáng)化學(xué)生在課堂所學(xué)習(xí)的理論知識(shí)，并使他們達(dá)到能夠獨(dú)立設(shè)計(jì)較復(fù)雜硬件電路的能力。

筆者在教學(xué)過(guò)程中鼓勵(lì)學(xué)生將課程實(shí)踐和畢業(yè)設(shè)計(jì)內(nèi)容相結(jié)合的方法，讓學(xué)生強(qiáng)化實(shí)踐能力，收到了良好的效果。學(xué)習(xí)“電子設(shè)計(jì)自動(dòng)化”課程的學(xué)生基本上都是即將進(jìn)入大四，此時(shí)他們的畢業(yè)設(shè)計(jì)已經(jīng)開(kāi)始進(jìn)入選題，開(kāi)始了初步設(shè)計(jì)的過(guò)程。筆者先在實(shí)驗(yàn)課堂向?qū)W生布置一些常用硬件電路設(shè)計(jì)的題目，比如交通燈、自動(dòng)售貨機(jī)、電梯控制器等，讓學(xué)生體會(huì)電子設(shè)計(jì)自動(dòng)化課程的實(shí)用性，激發(fā)他們的思考和學(xué)習(xí)興趣。在此基礎(chǔ)上分組組建實(shí)踐小團(tuán)隊(duì)，讓每組學(xué)生共同完成一個(gè)較復(fù)雜的電路系統(tǒng)，比如遙控小車、溫度測(cè)控系統(tǒng)等，鼓勵(lì)他們將所做的內(nèi)容與畢業(yè)設(shè)計(jì)對(duì)接。其中大部分同學(xué)通過(guò)這些訓(xùn)練都可以掌握硬件電路設(shè)計(jì)的基本方法和流程，有一部分同學(xué)還能設(shè)計(jì)出比較出色的作品。此過(guò)程不僅讓學(xué)生體會(huì)到了學(xué)習(xí)知識(shí)的快樂(lè)，也培養(yǎng)了他們的團(tuán)隊(duì)協(xié)作精神，為他們以后的繼續(xù)深造和工作做了鋪墊。

三、結(jié)束語(yǔ)

掌握“電子設(shè)計(jì)自動(dòng)化”課程的特點(diǎn)，有針對(duì)性地改善教學(xué)方法，充分調(diào)動(dòng)學(xué)生的學(xué)習(xí)積極性，強(qiáng)化理論和實(shí)踐教學(xué)相結(jié)合，一方面使學(xué)生把握課程的全局性，了解和熟悉電子設(shè)計(jì)自動(dòng)化行業(yè)的狀況和最新動(dòng)態(tài)；另一方面培養(yǎng)學(xué)生具有扎實(shí)的理論基礎(chǔ)和良好的動(dòng)手能力，培養(yǎng)出厚基礎(chǔ)、重實(shí)踐、有創(chuàng)新的高素質(zhì)人才，具有重要的社會(huì)意義。

參考文獻(xiàn)：

[1]潘松,黃繼業(yè).EDA技術(shù)與VHDL(第二版)[M].北京:清華大學(xué)出版社,2007.

[2]Roth,C.H.數(shù)字系統(tǒng)設(shè)計(jì)與VHDL[M].金明錄,劉倩,譯.北京:電子工業(yè)出版社,2008.

第9篇：電路設(shè)計(jì)的基本方法范文

計(jì)算機(jī)系統(tǒng)所要求解決的問(wèn)題日趨復(fù)雜，與此同時(shí)，計(jì)算機(jī)系統(tǒng)本身的結(jié)構(gòu)也越來(lái)越復(fù)雜。而復(fù)雜性的提高就意味著可靠性的降低，實(shí)踐經(jīng)驗(yàn)表明，要想使如此復(fù)雜的實(shí)時(shí)系統(tǒng)實(shí)現(xiàn)零出錯(cuò)率幾乎是不可能的，因此人們寄希望于系統(tǒng)的容錯(cuò)性能：即系統(tǒng)在出現(xiàn)錯(cuò)誤的情況下的適應(yīng)能力。對(duì)于如何同時(shí)實(shí)現(xiàn)系統(tǒng)的復(fù)雜性和可靠性，大自然給了我們近乎完美的藍(lán)本。人體是迄今為止我們所知道的最復(fù)雜的生物系統(tǒng)，通過(guò)千萬(wàn)年基因進(jìn)化，使得人體可以在某些細(xì)胞發(fā)生病變的情況下，不斷地進(jìn)行自我診斷，并最終自愈。因此借用這一機(jī)理，科學(xué)家們研究出可進(jìn)化硬件（EHW,EvolvableHardWare），理想的可進(jìn)化硬件不但同樣具有自我診斷能力，能夠通過(guò)自我重構(gòu)消除錯(cuò)誤，而且可以在設(shè)計(jì)要求或系統(tǒng)工作環(huán)境發(fā)生變化的情況下，通過(guò)自我重構(gòu)來(lái)使電路適應(yīng)這種變化而繼續(xù)正常工作。嚴(yán)格地說(shuō)，EHW具有兩個(gè)方面的目的，一方面是把進(jìn)化算法應(yīng)用于電子電路的設(shè)計(jì)中；另一方面是硬件具有通過(guò)動(dòng)態(tài)地、自主地重構(gòu)自己實(shí)現(xiàn)在線適應(yīng)變化的能力。前者強(qiáng)調(diào)的是進(jìn)化算法在電子設(shè)計(jì)中可替代傳統(tǒng)基于規(guī)范的設(shè)計(jì)方法；后者強(qiáng)調(diào)的是硬件的可適應(yīng)機(jī)理。當(dāng)然二者的區(qū)別也是很模糊的。本文主要討論的是EHW在第一個(gè)方面的問(wèn)題。

對(duì)EHW的研究主要采用了進(jìn)化理論中的進(jìn)化計(jì)算（EvolutionaryComputing）算法,特別是遺傳算法（GA）為設(shè)計(jì)算法，在數(shù)字電路中以現(xiàn)場(chǎng)可編程門陣列（FPGA）為媒介，在模擬電路設(shè)計(jì)中以現(xiàn)場(chǎng)可編程模擬陣列（FPAA）為媒介來(lái)進(jìn)行的。此外還有建立在晶體管級(jí)的現(xiàn)場(chǎng)可編程晶體管陣列（FPTA），它為同時(shí)設(shè)計(jì)數(shù)字電路和和模擬電路提供了一個(gè)可靠的平臺(tái)。下面主要介紹一下遺傳算法和現(xiàn)場(chǎng)可編程門陣列的相關(guān)知識(shí)，并以數(shù)字電路為例介紹可進(jìn)化硬件設(shè)計(jì)方法。

1．1遺傳算法

遺傳算法是模擬生物在自然環(huán)境中的遺傳和進(jìn)化過(guò)程的一種自適應(yīng)全局優(yōu)化算法，它借鑒了物種進(jìn)化的思想，將欲求解問(wèn)題編碼，把可行解表示成字符串形式，稱為染色體或個(gè)體。先通過(guò)初始化隨機(jī)產(chǎn)生一群個(gè)體，稱為種群，它們都是假設(shè)解。然后把這些假設(shè)解置于問(wèn)題的“環(huán)境”中，根據(jù)適應(yīng)值或某種競(jìng)爭(zhēng)機(jī)制選擇個(gè)體（適應(yīng)值就是解的滿意程度），使用各種遺傳操作算子（包括選擇，變異，交叉等等）產(chǎn)生下一代（下一代可以完全替代原種群，即非重疊種群；也可以部分替代原種群中一些較差的個(gè)體，即重疊種群），如此進(jìn)化下去，直到滿足期望的終止條件，得到問(wèn)題的最優(yōu)解為止。

1．2現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)

現(xiàn)場(chǎng)可編程邏輯陣列是一種基于查找表(LUT,LookupTable)結(jié)構(gòu)的可在線編程的邏輯電路。它由存放在片內(nèi)RAM中的程序來(lái)設(shè)置其工作狀態(tài)，工作時(shí)需要對(duì)片內(nèi)的RAM進(jìn)行編程。當(dāng)用戶通過(guò)原理圖或硬件描述語(yǔ)言（HDL）描述了一個(gè)邏輯電路以后，F(xiàn)PGA開(kāi)發(fā)軟件會(huì)把設(shè)計(jì)方案通過(guò)編譯形成數(shù)據(jù)流，并將數(shù)據(jù)流下載至RAM中。這些RAM中的數(shù)據(jù)流決定電路的邏輯關(guān)系。掉電后，F(xiàn)PGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用，灌入不同的數(shù)據(jù)流就會(huì)獲得不同的硬件系統(tǒng)，這就是可編程特性。這一特性是實(shí)現(xiàn)EHW的重要特性。目前在可進(jìn)化電子電路的設(shè)計(jì)中，用得最多得是Xilinx公司的Virtex系列FPGA芯片。

2進(jìn)化電子電路設(shè)計(jì)架構(gòu)

本節(jié)以設(shè)計(jì)高容錯(cuò)性的數(shù)字電路設(shè)計(jì)為例來(lái)闡述EHW的設(shè)計(jì)架構(gòu)及主要設(shè)計(jì)步驟。對(duì)于通過(guò)進(jìn)化理論的遺傳算法來(lái)產(chǎn)生容錯(cuò)性，所設(shè)計(jì)的電路系統(tǒng)可以看作一個(gè)具有持續(xù)性地、實(shí)時(shí)地適應(yīng)變化的硬件系統(tǒng)。對(duì)于電子電路來(lái)說(shuō)，所謂的變化的來(lái)源很多，如硬件故障導(dǎo)致的錯(cuò)誤，設(shè)計(jì)要求和規(guī)則的改變，環(huán)境的改變（各種干擾的出現(xiàn)）等。

從進(jìn)化論的角度來(lái)看，當(dāng)這些變化發(fā)生時(shí)，個(gè)體的適應(yīng)度會(huì)作相應(yīng)的改變。當(dāng)進(jìn)化進(jìn)行時(shí)，個(gè)體會(huì)適應(yīng)這些變化重新獲得高的適應(yīng)度?；谶M(jìn)化論的電子電路設(shè)計(jì)就是利用這種原理,通過(guò)對(duì)設(shè)計(jì)結(jié)果進(jìn)行多次地進(jìn)化來(lái)提高其適應(yīng)變化的能力。

電子電路進(jìn)化設(shè)計(jì)架構(gòu)如圖1所示。圖中給出了電子電路的設(shè)計(jì)的兩種進(jìn)化，分別是內(nèi)部進(jìn)化和外部進(jìn)化。其中內(nèi)部進(jìn)化是指硬件內(nèi)部結(jié)構(gòu)的進(jìn)化，而外部進(jìn)化是指軟件模擬的電路的進(jìn)化。這兩種進(jìn)化是相互獨(dú)立的，當(dāng)然通過(guò)外部進(jìn)化得到的最終設(shè)計(jì)結(jié)果還是要由硬件結(jié)構(gòu)的變化來(lái)實(shí)際體現(xiàn)。從圖中可以看出，進(jìn)化過(guò)程是一個(gè)循環(huán)往復(fù)的過(guò)程，其中是根據(jù)進(jìn)化算法（遺傳算法）的計(jì)算結(jié)果來(lái)進(jìn)行的。整個(gè)進(jìn)化設(shè)計(jì)包括以下步驟：

（1）根據(jù)設(shè)計(jì)的目的，產(chǎn)生初步的方案，并把初步方案用一組染色體（一組“0”和“1”表示的數(shù)據(jù)串）來(lái)表示，其中每個(gè)個(gè)體表示的是設(shè)計(jì)的一部分。染色體轉(zhuǎn)化成控制數(shù)據(jù)流下載到FPGA上，用來(lái)定義FPGA的開(kāi)關(guān)狀態(tài)，從而確定可重構(gòu)硬件內(nèi)部各單元的聯(lián)結(jié)，形成了初步的硬件系統(tǒng)。用來(lái)設(shè)計(jì)進(jìn)化硬件的FPGA器件可以接受任意組合的數(shù)據(jù)流下載，而不會(huì)導(dǎo)致器件的損害。

（2）將設(shè)計(jì)結(jié)果與目標(biāo)要求進(jìn)行比較，并用某種誤差表示作為描述系統(tǒng)適應(yīng)度的衡量準(zhǔn)則。這需要一定的檢測(cè)手段和評(píng)估軟件的支持。對(duì)不同的個(gè)體，根據(jù)適應(yīng)度進(jìn)行排序，下一代的個(gè)體將由最優(yōu)的個(gè)體來(lái)產(chǎn)生。

（3）根據(jù)適應(yīng)度再對(duì)新的個(gè)體組進(jìn)行統(tǒng)計(jì)，并根據(jù)統(tǒng)計(jì)結(jié)果挑選一些個(gè)體。一

部分被選個(gè)體保持原樣，另一部分個(gè)體根據(jù)遺傳算法進(jìn)行修改，如進(jìn)行交叉和變異，而這種交叉和變異的目的是為了產(chǎn)生更具適應(yīng)性的下一代。把新一代染色體轉(zhuǎn)化成控制數(shù)據(jù)流下載到FPGA中對(duì)硬件進(jìn)行進(jìn)化。

（4）重復(fù)上述步驟，產(chǎn)生新的數(shù)代個(gè)體，直到新的個(gè)體表示的設(shè)計(jì)方案表現(xiàn)出接近要求的適應(yīng)能力為止。

一般來(lái)說(shuō)通過(guò)遺傳算法最后會(huì)得到一個(gè)或數(shù)個(gè)設(shè)計(jì)結(jié)果，最后設(shè)計(jì)方案具有對(duì)設(shè)計(jì)要求和系統(tǒng)工作環(huán)境的最佳適應(yīng)性。這一過(guò)程又叫內(nèi)部進(jìn)化或硬件進(jìn)化。

圖中的右邊展示了另一種設(shè)計(jì)可進(jìn)化電路的方法，即用模擬軟件來(lái)代替可重構(gòu)器件，染色體每一位確定的是軟件模擬電路的連接方式，而不是可重構(gòu)器件各單元的連接方式。這一方法叫外部進(jìn)化或軟件進(jìn)化。這種方法中進(jìn)化過(guò)程完全模擬進(jìn)行，只有最后的結(jié)果才在器件上實(shí)施。

進(jìn)化電子電路設(shè)計(jì)中，最關(guān)鍵的是遺傳算法的應(yīng)用。在遺傳算法的應(yīng)用過(guò)程中，變異因子的確定是需要慎重考慮的，它的大小既關(guān)系到個(gè)體變異的程度，也關(guān)系到個(gè)體對(duì)環(huán)境變化做出反應(yīng)的能力，而這兩個(gè)因素相互抵觸。變異因子越大，個(gè)體更容易適應(yīng)環(huán)境變化，對(duì)系統(tǒng)出現(xiàn)的錯(cuò)誤做出快速反應(yīng)，但個(gè)體更容易發(fā)生突變。而變異因子較小時(shí)，系統(tǒng)的反應(yīng)力變差，但系統(tǒng)一旦獲得高適應(yīng)度的設(shè)計(jì)方案時(shí)可以保持穩(wěn)定。

對(duì)于可進(jìn)化數(shù)字電路的設(shè)計(jì)，可以在兩個(gè)層面上進(jìn)行。一個(gè)是在基本的“與”、“或”、“非”門的基礎(chǔ)上進(jìn)行進(jìn)化設(shè)計(jì)，一個(gè)是在功能塊如觸發(fā)器、加法器和多路選擇器的基礎(chǔ)上進(jìn)行。前一種方法更為靈活，而后一種更適于工業(yè)應(yīng)用。有人提出了一種基于進(jìn)化細(xì)胞機(jī)（CellularAutomaton）的神經(jīng)網(wǎng)絡(luò)模塊設(shè)計(jì)架構(gòu)。采用這一結(jié)構(gòu)設(shè)計(jì)時(shí)，只需要定義整個(gè)模塊的適應(yīng)度，而對(duì)于每一模塊如何實(shí)現(xiàn)它復(fù)雜的功能可以不予理睬，對(duì)于超大規(guī)模線路的設(shè)計(jì)可以采用這一方法來(lái)將電路進(jìn)行整體優(yōu)化設(shè)計(jì)。

3可進(jìn)化電路設(shè)計(jì)環(huán)境

上面描述的軟硬件進(jìn)化電子電路設(shè)計(jì)可在圖2所示的設(shè)計(jì)系統(tǒng)環(huán)境下進(jìn)行。這一設(shè)計(jì)系統(tǒng)環(huán)境對(duì)于測(cè)試可重構(gòu)硬件的構(gòu)架及展示在FPGA可重構(gòu)硬件上的進(jìn)化設(shè)計(jì)很有用處。該設(shè)計(jì)系統(tǒng)環(huán)境包括遺傳算法軟件包、FPGA開(kāi)發(fā)系統(tǒng)板、數(shù)據(jù)采集軟硬件、適應(yīng)度評(píng)估軟件、用戶接口程序及電路模擬仿真軟件。

遺傳算法由計(jì)算機(jī)上運(yùn)行的一個(gè)程序包實(shí)現(xiàn)。由它來(lái)實(shí)現(xiàn)進(jìn)化計(jì)算并產(chǎn)生染色體組。表示硬件描述的染色體通過(guò)通信電纜由計(jì)算機(jī)下載到有FPGA器件的實(shí)驗(yàn)板上。然后通過(guò)接口將布線結(jié)果傳回計(jì)算機(jī)。適應(yīng)度評(píng)估建立在儀器數(shù)據(jù)采集硬件及軟件上，一個(gè)接口碼將GA與硬件連接起來(lái)，可能的設(shè)計(jì)方案在此得到評(píng)估。同時(shí)還有一個(gè)圖形用戶接口以便于設(shè)計(jì)結(jié)果的可視化和將問(wèn)題形式化。通過(guò)執(zhí)行遺傳算法在每一代染色體組都會(huì)產(chǎn)生新的染色體群組，并被轉(zhuǎn)化為數(shù)據(jù)流傳入實(shí)驗(yàn)板上。至于通過(guò)軟件進(jìn)化的電子電路設(shè)計(jì)，可采用Spice軟件作為線路模擬仿真軟件，把染色體變成模擬電路并通過(guò)仿真軟件來(lái)仿真電路的運(yùn)行情況，通過(guò)相應(yīng)軟件來(lái)評(píng)估設(shè)計(jì)結(jié)果。

4結(jié)論與展望

進(jìn)化過(guò)程廣義上可以看作是一個(gè)復(fù)雜的動(dòng)態(tài)系統(tǒng)的狀態(tài)變化。在這個(gè)意義上，可以將“可進(jìn)化”這一特性運(yùn)用到無(wú)數(shù)的人工系統(tǒng)中，只要這些系統(tǒng)的性能會(huì)受到環(huán)境的影響。不僅是遺傳算法，神經(jīng)網(wǎng)絡(luò)、人工智能工程以及胚胎學(xué)都可以應(yīng)用到可進(jìn)化系統(tǒng)中。雖然目前設(shè)計(jì)出的可進(jìn)化硬件還存在著許多需要解決的問(wèn)題，如系統(tǒng)的魯棒性等。但在未來(lái)的發(fā)展中，電子電路可進(jìn)化的設(shè)計(jì)方法將不可避免的取代傳統(tǒng)的自頂向下設(shè)計(jì)方法，系統(tǒng)的復(fù)雜性將不再成為系統(tǒng)設(shè)計(jì)的障礙。另一方面，硬件本身的自我重構(gòu)能力對(duì)于那些在復(fù)雜多變的環(huán)境，特別是人不能直接參與的環(huán)境工作的系統(tǒng)來(lái)說(shuō)將帶來(lái)極大的影響。因此可進(jìn)化硬件的研究將會(huì)進(jìn)一步深入并會(huì)得到廣泛的應(yīng)用而造福人類。