集成電路反向設計精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的集成電路反向設計主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：集成電路反向設計范文

當今世界，計算機的發(fā)展已成為領導工業(yè)現(xiàn)代化進程的潮頭軍，自1946年世界第一臺電子計算機誕生以來，短短的五十多年間，計算機作為一種現(xiàn)代化的高級工具以驚人的速度迅速地滲透到了社會生活的各個領域，引起了全球的技術革命。計算機技術的飛速發(fā)展離不開另一門產(chǎn)業(yè)的發(fā)展，即集成電路產(chǎn)業(yè)。因為集成電路的出現(xiàn)才使計算機擺脫了電子管、晶體管等原材料構件的束縛，逐步走向小型化，輕型化，高智能化，迅速走向了社會，走入了家庭。

集成電路產(chǎn)業(yè)的飛速發(fā)展，產(chǎn)生了許多新的法律問題，由于傳統(tǒng)知識產(chǎn)權法的局限性以及集成電路及其布圖設計本身存在著的特殊性，集成電路布圖設計的法律保護問題也引起了法學界的極大關注。各國也紛紛就集成電路布圖設計進行立法，以保護此種特殊性質的知識產(chǎn)權不受侵害。

我國早在1991年國務院就已將《半導體集成電路布圖設計保護條例》列入了立法計劃，經(jīng)過10年的醞釀，我國的《集成電路布圖設計保護條例》終于于2001年3月28日由國務院第36次會議通過，并于2001年10月1日起施行。這是目前我國保護集成電路布圖設計知識產(chǎn)權的一部重要法規(guī)。雖然它是一部行政法規(guī)，但經(jīng)過試行一段時間到條件成熟后，將之上升為法律的形式是必然的趨勢。我國采用專門立法的形式保護集成電路布圖設計既尊重了國際知識產(chǎn)權保護的原則，又便于與國際法律接軌，而且這部條例既保護了集成電路布圖設計專有權人的權益，又考慮到了國家和公眾的利益，使技術進步不受到人為的限制。這一條例初步建立了我國集成電路布圖設計的知識產(chǎn)權保護的理論體系，進一步完善了我國的知識產(chǎn)權法律制度。

一、集成電路和布圖設計的概念與特點

集成電路是指半導體集成電路，即以半導體材料為基片，將至少有一個是有源元件的兩個以上元件和部分或者全部互連線路集成在基片之中或基片之上，以執(zhí)行某種電子功能的中間產(chǎn)品或者最終產(chǎn)品。一塊集成電路通過控制電流在其電路中的流動來實現(xiàn)其功效。在計算機發(fā)展的初期，每個電路元件（如晶體管、電阻、電容等）都是用引線同電路中的其它元件相連接的。這種做法須耗費大量的勞動力與工時，且計算機制作成本很高，大量連線的存在使電流的流動距離增長，不僅影響了計算機工作的速度和可靠性，還引起電路功耗的增加，從而帶來電路的散熱以及要求有較高電壓的電源等一系列的問題。這也正是最初計算機體積龐大、耗電量大、速度慢的根本原因。采用集成電路以后，這些問題就得到了解決：由于電路元件及連線實質上已成為一體，作為一塊電路板上的不同元件，它們之間的電流交換速度大大增強，且電路的功耗亦大幅度降低，不僅提高了計算機的性能，還大大降低了計算機的成本。由于生產(chǎn)集成電路的主要原材料硅、鋁、水等一些化合物并不昂貴，但經(jīng)過加工以后得到的集成電路產(chǎn)品的價值往往可以達到其材料價值的幾十倍，幾百倍甚至上千倍。在其價值成本中，大部分都是知識、技術與信息所增加的附加價值。這種附加價值主要集中在以集成電路為載體而體現(xiàn)出來的人類智慧的結晶-布圖設計的價值上。就象相同的磁帶因為錄制不同的歌曲其價值就會不同一樣，用相同的技術工藝在同樣的芯片上依不同的布圖設計所制作出的集成電路，其價值也是不同的。好的布圖設計制作出的芯片往往能具備更高的性能和工作速度。因此，集成電路的法律保護問題，歸根結底在于對其布圖設計的保護。

對布圖設計，世界各國的稱呼各有不同：美國稱之為掩膜作品，（Mask Work），日本稱之為電路布局（Circuit Layout），歐洲國家采用的是另一個英文單詞Topography（拓樸圖），而世界知識產(chǎn)權組織（WIPO）于1987年2月通過的《關于集成電路知識產(chǎn)權保護條約》（簡稱《WIPO條約》或《華盛頓條約》）中則采用了Layout-design（布圖設計）一詞。這些詞語字面上的表示雖各不相同，但其真正的含義都是相同的，即指集成電路中各種元件的三維配置。許多人認為布圖設計只是一種設計圖，就象建筑工程設計圖一樣。事實上布圖設計與建筑工程設計圖這種一般的二維設計圖是不同的，它是一種有許多不同層面的三維設計，每一層面上又有許多復雜的電路布圖裝置圖，而且最重要的是，真正可以用于實踐的布圖設計是經(jīng)過了特殊的工藝按實物尺寸復制在玻璃板上，可以直接加工在芯片上的模本，即掩膜版。現(xiàn)在世界上雖已有一些更先進的模本技術，但是最終布圖設計還是必須做成與集成電路產(chǎn)品實物一般大小的模本，才可算是完成了布圖設計的制作。在生產(chǎn)過程中，這些模本是直接被“做”到產(chǎn)品中去成為產(chǎn)品的一部分，而不是象建筑設計圖那樣本身與實際的建造結果之間并無聯(lián)系。一個小小的掩膜作品中所包含的電路設計圖往往可以是幾十張上千張甚至上萬張。設計一組布圖設計，需要付出巨大的創(chuàng)造性勞動，它代表著芯片開發(fā)中的主要投資，可占其成本的50%以上。布圖設計作為人類智力勞動的成果，具有知識產(chǎn)權客體的許多共性特征，應當成為知識產(chǎn)權法保護的對象，其特點主要表現(xiàn)在：

（一）無形性。

布圖設計作為一種元件的“三維配置”，這種配置方式本身是無形的、抽象的，是人類智慧的體現(xiàn)，但它可以通過有形的載體表現(xiàn)出來而為人所感知。當它被制作成芯片時，表現(xiàn)為一定的構形；當它被制成掩膜版時，表現(xiàn)為一定的圖形；當它被輸入計算機時，則以一定的數(shù)據(jù)代碼的方式存儲在磁盤之中。

（二）可復制性。

布圖設計具有可復制性，但其可復制性與一般著作權客體的可復制性不同。當布圖設計的載體為掩膜版時，它以圖形方式存在，這時只要對全套掩膜版加以翻拍，即可復制出全部的布圖設計。當布圖設計以磁盤為載體時，同樣可用通常的拷貝方法復制。當布圖設計的載體為集成電路芯片時，它同樣可以被復制，只是復制過程相對要復雜一些。復制者要先把芯片的塑料或陶瓷外殼打開，利用一臺高分辨率的照相機，把頂上的金屬聯(lián)接層照下來，再用酸把這層金屬腐蝕掉，對下面那層半導體材料照相，獲得該層的掩膜作品。照完后利用相同的方法再照下一層，如此一步一步做下去，就可以得到這一芯片的全套掩膜，依靠這套掩膜就可以模仿生產(chǎn)該芯片。這種從集成電路成品著手，利用特殊技術手段了解其布圖設計的方法被稱為“反向工程”方法。這種方法雖需一定的技術要求，但是比起原開發(fā)者漫長艱辛的開發(fā)過程，其所花費的時間和精力都只是后者的若干分之一。

（三）表現(xiàn)形式的非任意性。

布圖設計是與集成電路的功能相對應的。布圖設計的表現(xiàn)形式要受到電路參數(shù)、實物產(chǎn)品尺寸、工藝技術水平、半導體材料結構和雜質分布等技術因素和物理規(guī)律的限制，因此開發(fā)新的功能相同或相似的集成電路，其布圖設計不得不遵循共同的技術原則和設計原則，有時還要采用相同的線寬，甚至采用相同的電路單元。這就造成了對布圖設計侵權認定難度的加大，有關這一點，筆者將在后文論述。

由以上特點可以看出，布圖設計的無形性是知識產(chǎn)權客體的共性，可復制性是著作權客體的一個必要特征，表現(xiàn)形式的非任意性則是工業(yè)產(chǎn)權客體的特性，因此，布圖設計成為了一種兼有著作權和工業(yè)產(chǎn)權客體雙重屬性的特殊知識產(chǎn)權客體，很難在傳統(tǒng)的知識產(chǎn)權法律保護體系中得到完善的保護。因此要想求取良好適當?shù)姆杀Ｗo模式，就必須突破傳統(tǒng)的界限。針對布圖設計自身的特征，制定出專門的單行法律加以保護，這是世界上大多數(shù)國家的共識。我國也正是采用了此種立法方式。

二、我國集成電路布圖設計知識產(chǎn)權保護的理論體系

我國集成電路布圖設計的知識產(chǎn)權保護體系是在傳統(tǒng)知識產(chǎn)權法理論的基礎上，借鑒國外的一些理論和實踐建立起來的。這一理論體系的核心概念即布圖設計專有權。

（一）布圖設計專有權的概念和要素

1、概念

布圖設計專有權就是布圖設計的創(chuàng)作人或者其他權利人對布圖設計所享有的權利，具體來說，就是指國家依據(jù)有關集成電路的法律規(guī)定，對于符合一定手續(xù)和條件的布圖設計，授予其創(chuàng)作人或其他人在一定期間內對布圖設計進行復制和商業(yè)利用的權利。布圖設計專有權作為一種獨立的知識產(chǎn)權，既不屬于專利權，也不屬于著作權。而且，布圖設計專有權是以布圖設計為權利客體的，權利人對與布圖設計有關的集成電路或其中所含的信息并不享有權利。

2、要素

布圖設計專有權的要素包括三個，即布圖設計專有權的主體、客體和內容。

（1）布圖設計專有權的主體。

布圖設計專有權的主體，即布圖設計權利人，是指依照集成電路布圖設計保護法的規(guī)定，對布圖設計享有專有權的自然人、法人或其他組織。根據(jù)我國《集成電路布圖設計保護條例》的規(guī)定，能夠享有布圖設計專有權的人主要有以下幾類：

①布圖設計創(chuàng)作者或合作創(chuàng)作者

布圖設計的創(chuàng)作者或合作創(chuàng)作者即以自己的智力勞動單獨或共同完成布圖設計的人。由于布圖設計的各個部分是密不可分的，具有整體性，缺少任何一部分布圖設計都將無法完成預先希望達到的功能，因此，由多人共同創(chuàng)作完成的布圖設計其權利只能作為一個整體由各創(chuàng)作人共同享有，即使各創(chuàng)作人所創(chuàng)作的部分能夠與他人的部分相區(qū)分，他也不可能就這一部分設計單獨享有權利。但是法律允許合作者就布圖設計專有權的歸屬作出約定。

②主持創(chuàng)作布圖設計的法人或組織

根據(jù)我國《集成電路布圖設計保護條例》第9條第二款的規(guī)定：“由法人或者其他組織主持，依據(jù)法人或者其他組織的意志而創(chuàng)作，并由法人或者其他組織承擔責任的布圖設計，該法人或者其他組織是創(chuàng)作者?！庇煞ㄈ嘶蚪M織主持創(chuàng)作的布圖設計類似于版權法中的職務作品，其權利不由直接完成創(chuàng)作的人享有而由有關的單位享有。

③經(jīng)約定可以享有權利的委托人

對于委托創(chuàng)作布圖設計的情形，我國的規(guī)定是：“受委托創(chuàng)作的布圖設計，其專有權的歸屬由委托人和受托人雙方約定，未作約定或者約定不明的其專有權由受托人享有?！彼砸蚴芪卸瓿傻牟紙D設計的專有權歸屬，首先依委托人與受托人的約定，雙方未約定或約定不明的，由受托人也就是直接完成創(chuàng)作行為的人享有布圖設計專有權。

④以上主體的權利繼受人

布圖設計權利人是自然人的，自然死亡之后，其專有權在法律規(guī)定的保護期內可依照繼承法的規(guī)定轉移。布圖設計專有權屬于法人或者其他組織的，法人或者其他組織變更、終止后，其專有權在法律規(guī)定的保護期內由承繼其權利、義務的法人或者其他組織享有，沒有承繼其權利、義務的法人或者其他組織的，則布圖設計進入公有領域。

另外，我國法律還規(guī)定外國人創(chuàng)作的布圖設計首先在中國境內投入商業(yè)利用的，依照我國的法律可享有布圖設計專有權。外國人創(chuàng)作的布圖設計其他作者所屬國同中國簽訂有關布圖設計保護協(xié)議或與中國共同參加有關布圖設計保護的國際條約的，也可依我國法享有布圖設計專有權。

（2）布圖設計專有權的客體。

《集成電路布圖設計保護條例》中規(guī)定，布圖設計專有權的客體是具有獨創(chuàng)性的布圖設計。這一規(guī)定與《WIPO條約》①中的規(guī)定是一致的，我國已是該條約的正式簽字國。布圖設計的獨創(chuàng)性是指該布圖設計是創(chuàng)作者自己的智力勞動成果，并且在其創(chuàng)作時該布圖設計在布圖設計創(chuàng)作者和集成電路制造者中不是公認的常規(guī)設計。但如由常規(guī)設計組成的布圖設計，其組合作為整體符合前述條件的，也是受到保護的客體。這一規(guī)定是為保護集成電路進一步發(fā)展而作的特別規(guī)定。我國法對布圖設計的保護，不延及思想、處理過程、操作方法或者數(shù)學概念等。具體來說，一項布圖設計要取得專有權，必須具備以下的條件：

①實質要件：申請保護的布圖設計必須具有原創(chuàng)性。

具有原創(chuàng)性包括兩層含義，一是指該布圖設計必須是創(chuàng)作人自己智力勞動的成果，而非簡單復制他人的布圖設計。二是指該布圖設計應具備一定的先進性，即它在創(chuàng)作完成時不能是當時集成電路產(chǎn)業(yè)中常用的，顯而易見的或為人所熟知的。

對原創(chuàng)性的規(guī)定，大多數(shù)國家都大致相同，《WIPO條約》中對此亦作出了詳細的規(guī)定，我國作為集成電路技術較為落后的發(fā)展中國家，作出這樣的規(guī)定有利于鼓勵有關技術人員的積極性和主動性，以促進集成電路產(chǎn)業(yè)的發(fā)展。

②形式要件：即取得保護的布圖設計在形式上必須具備的條件。

我國以登記作為布圖設計取得權利保護的形式要件。

我國已規(guī)定了一套類似計算機軟件版權登記的布圖設計權登記制度。如果不進行登記，權利人將很難證明其布圖設計在創(chuàng)作完成時是非顯而易見的，因為布圖設計的發(fā)展十分迅速，等到侵權糾紛出現(xiàn)時，舉證已相當困難，建立一套登記制度即可在很大程度上解決這一難題。

（3）布圖設計專有權的內容

布圖設計專有權的內容即指布圖設計專有權的具體權能。根據(jù)《集成電路布圖設計保護條例》的規(guī)定，我國的布圖設計專有權的權能主要包括：

①復制權，即權利人有權通過光學的、電子學的方式或其他方式來復制其受保護的布圖設計或者含有該布圖設計的集成電路。這種復制（reproduce）與版權法中的復制（copy）是不同的，它必須通過特殊的方法實現(xiàn)，實際上是一種重新制作。所以，我國《條例》中明確規(guī)定：“復制，是指重復制作布圖設計或者含有該布圖設計的集成電路的行為?！?/p>

②商業(yè)利用權，即布圖設計權人享有的將受保護布圖設計以及含有該受保護的布圖設計的集成電路或含此種集成電路的產(chǎn)品進行商業(yè)利用的權利。各國立法對此權利內容的規(guī)定不完全相同，但一般都包括出售權、出租權、展覽陳列權以及為商業(yè)目的或其他方式的利用而進口的權利等。我國法所規(guī)定的商業(yè)利用，是指為商業(yè)目的進口、銷售或者以其他方式提供受保護的布圖設計，含有該布圖設計的集成電路或者含有該集成電路的物品的行為。

值得注意的是，從各國現(xiàn)有的集成電路法規(guī)定看，布圖設計權均不包括任何精神權利，且布圖設計權不影響權利人根據(jù)其他法律而對布圖設計所享有的權利。

（二）布圖設計專有權的權利限制

作為一種知識產(chǎn)權，和專利權及版權一樣，布圖設計權的行使也存在一定的限制。從各國立法的情況來看，對布圖設計權利的限制主要有以下幾種：

1.合理使用。這與版權中的合理使用相類似，主要包括為個人目的而復制或利用和為教學研究而復制或利用。

2.合理的反向工程。反向工程是現(xiàn)代集成電路工業(yè)發(fā)展的主要手段之一，但是反向工程也具有一定的特殊性，因為在復制他人布圖設計時也可能會用到反向工程的技術，以科學研究為目的的反向工程是合法的，而單純?yōu)楂@取他人布圖設計而進行的反向工程則是非法的，這又涉及到一個侵權認定的問題。

3.權利窮竭。布圖設計權人或經(jīng)其受權的人將受保護的布圖設計或含有該布圖設計的集成電路產(chǎn)品投入市場以后，對與該布圖設計或該集成電路產(chǎn)品有關的任何商業(yè)利用行為，不再享有權利。

4.善意買主。即基于善意，不知道有關半導體芯片產(chǎn)品的保護的存在而購買了該半導體芯片產(chǎn)品的人。這些人的行為是不能構成布圖設計侵權的。

5.強制許可。即在一定條件下，一國政府可以不經(jīng)布圖設計權利人的同意強制作可他人或有關的組織使用其布圖設計。這一做法主要由一些發(fā)展中國家采用，一些發(fā)達國家如美國對此持反對意見。《WIPO條約》對強制許可采取了肯定的態(tài)度，允許締約各國根據(jù)自己實際情況在法律上規(guī)定強制許可制度。

根據(jù)我國《集成電路布圖設計條例》第四章的規(guī)定，我國對布圖設計專有權行使的限制主要體現(xiàn)在以下這幾個方面：

（1）為個人目的或者單純?yōu)樵u價、分析、研究、教學等目的而復制受保護的布圖設計的。

（2）在依據(jù)前項評價、分析受保護的布圖設計的基礎上，創(chuàng)作出具有獨創(chuàng)性的布圖設計的。

（3）對自己獨立創(chuàng)作的與他人相同的布圖設計進行復制或者將其投入商業(yè)利用的。

（4）受保護的布圖設計、含有該布圖設計的集成電路或者含有該集成電路的物品，由布圖設計權利人或者經(jīng)其許可投放市場后，他人再次商業(yè)利用的。

（5）在國家出現(xiàn)緊急狀態(tài)或者非常情況時，或者為了公共利益的目的，或者經(jīng)人民法院、不正當競爭行為監(jiān)督檢查部門依法認定布圖設計權利人有不正當競爭行為而需要給予補救時，國務院知識產(chǎn)權行政部門可以給予使用其布圖設計的非自愿許可。但是取得非自愿許可的自然人，法人或其他組織應向布圖設計權利人支付合理的報酬，其數(shù)額由雙方協(xié)商；雙方不能達成協(xié)議的，由國務院知識產(chǎn)權行政部門裁決。

由以上這些規(guī)定可以看出，我國基本上采用了與《WIPO條約》相似的規(guī)定，這有利于我國的集成電路布圖設計與國際法律規(guī)定的接軌。

（三）布圖設計侵權及其認定

所謂布圖設計侵權，即指侵犯了布圖設計權利人的權利，依法應承擔法律責任的行為。它主要包括非法復制與非法進行商業(yè)利用兩種。其中非法進行商業(yè)利用的行為比較容易認定，也易取證，但對非法復制的認定卻存在一定的難度。非法復制主要有兩種：

1.完全復制，即將原布圖設計原封不動照搬下來。這種情況比較好認定，因為開發(fā)一種布圖設計是一項艱巨復雜的腦力勞動，兩個相互獨立的開發(fā)人在互不接觸的情況下獨立開發(fā)的兩種功能相同的布圖設計，雖然在電路原理上有可能相似，但是表現(xiàn)在掩膜版上的具體元件布置、連線等布局完全一模一樣的可能性幾乎為零，因此在實踐中如發(fā)現(xiàn)兩種完全一樣的布圖設計，那么必定是后一布圖設計人復制了前一設計人的布圖設計，舉證責任主要集中在開發(fā)時間先后上，如果規(guī)定有布圖設計的登記制度，這就比較容易認定。

2.部分復制，即仿制，這是目前存在的布圖設計侵權行為中占比重最大，而且也是最難認定的一種侵權行為。它之所以難以認定的主要原因是布圖設計中有許多共同遵循的基本電路原理和技術原則，再加上新舊布圖設計之間需有兼容性的要求，在功能相類似的布圖設計中不可避免地會有一些相同或相似的地方。因此許多布圖設計侵權人在獲取他人布圖設計作品以后，將一些無關緊要的元件位置作一定的改動，在電路設計連線上再作一些調整，就會使新的布局與原有的布局很不相同，尤其在制作成集成電路產(chǎn)品以后，肉眼無法觀察，必須借助機器進行復雜的技術處理后才能認定，這就更增加了對此種侵權行為認定的難度。

筆者認為，在認定這種侵權行為時必須抓住兩個關鍵：一是兩種布圖設計是否實質相似，二是另一布圖設計創(chuàng)作人是否曾接觸過受保護的布圖設計。確定了這兩點，侵權的判定即可成立。對是否實質相似的認定，主要可從兩個方面著手：（1）從設計組成上看，首先在量上確定，兩種布圖設計相同的部分有多少，占全部布圖設計的比重有多大，一般而言，相同的越多，是復制的可能性就越大，另外在質上可考察相同的部分在整個設計中所起的作用是否相同，如果起的都是核心的作用，那么就很容易構成實質相似。（2）從功能上看，兩種布圖設計的功能是否相同是二者是否實質相似的根本要件，如果兩種功能完全不同的布圖設計，即使其元件布局、線路布置絕大部分相同，也不可能構成實質相似。抓住了這兩個關鍵，對于仿制的侵權認定就相對容易了。

總之，我國的《集成電路布圖設計條例》已初步建立了我國的集成電路布圖設計的知識產(chǎn)權保護理論體系，對布圖設計侵權作了規(guī)定，并且規(guī)定了侵權人應當承擔的法律責任。但我們仍需要在今后的布圖設計權利保護實踐中進一步改善我國的保護制度，使布圖設計專有權的保護更全面更完善，從而促進我國集成電路產(chǎn)業(yè)的進一步發(fā)展。

[注   釋]：

①即《關于集成電路的知識產(chǎn)權條約》（Treaty on the Intellectual Property in Respect of Integrated Circuits），是世界知識產(chǎn)權組織（WIPO）于1989年5月在華盛頓通過的一部國際條約，簡稱《WIPO條約》?，F(xiàn)在已在這個條約上簽字的國家有埃及、加納、利比里亞、危地馬拉、南斯拉夫、贊比亞、印度和中國等。

[參考書目]

1. 鄭成思著《計算機軟件與數(shù)據(jù)的法律保護》，法律出版社，1987版。

2. 鄭成思著，《信息、新興技術與知識產(chǎn)權》，中國人大出版社，1986版。

3. 英明初著，《計算機軟件的版權保護》，北京大學出版社，1991年8月版。

4. 唐光良、董炳和、劉廣三著，《計算機法》，中國社會科學出版社，1993年11月版。

5. 劉江彬著，《計算機法律概論》，北京大學出版社，1992年7月版。

6. 趙震江主編，《科技法學》，北京大學出版社，1991版。

第2篇：集成電路反向設計范文

人們觀念中的山寨產(chǎn)品并不尊重知識產(chǎn)權，存在低價，質量低劣，只做到形似神不似，功能與正版差距很大的這些元素。事實上“山寨”一詞并沒有準確的定義，并經(jīng)不起推敲。因此并不能將所有的反向工程后獲得的模仿技術的行為歸于此類。對外經(jīng)貿大學國際經(jīng)貿學院國際商務研究中心主任王健曾為“山寨”正名，他認為“山寨”產(chǎn)品只是一個噱頭，僅僅是一種營銷方式，仔細對比，很多被“山寨”的產(chǎn)品，與正版產(chǎn)品形似神不似，從軟件硬件來看，均未侵犯知識產(chǎn)權，事實上很多“山寨”都不侵權。

反向工程的合法認定

反向工程的利用是不是構成侵權，浙江廣誠律師事務所趙小雷律師就法理與實踐的方面對此進行了分析。他認為，在自2007年2月1日起施行的《最高人民法院關于審理不正當競爭民事案件應用法律若干問題的解釋》（以下簡稱《解釋》）的第十二條，通過自行開發(fā)研制或者反向工程等方式獲得的商業(yè)秘密，不認定為《反不正當競爭法》第十條第（一）、（二）項規(guī)定的侵犯商業(yè)秘密行為。前款所稱“反向工程”，是指通過技術手段對從公開渠道取得的產(chǎn)品進行拆卸、測繪、分析等而獲得該產(chǎn)品的有關技術信息。當事人以不正當手段知悉了他人的商業(yè)秘密之后，又以反向工程為由主張獲取行為合法的，不予支持。

根據(jù)《反不正當競爭法》規(guī)定，商業(yè)秘密是指不為公眾所知悉、能為權利人帶來經(jīng)濟利益、具有實用性并經(jīng)權利人采取保密措施的技術信息和經(jīng)營信息。這里第一個構成要件就是“不為公眾所知悉”。最高人民法院《關于審理不正當競爭民事案件應用法律若干問題的解釋》（法釋〔2007〕2號）規(guī)定，所謂“不為公眾所知悉”是指有關信息不為其所屬領域的相關人員普遍知悉和容易獲得。但是具有下列情形之一的，可以認定有關信息不構成不為公眾所知悉，也就是說這些信息已經(jīng)為公眾所知悉，不構成商業(yè)秘密：（一）該信息為其所屬技術或者經(jīng)濟領域的人的一般常識或者行業(yè)慣例；（二）該信息僅涉及產(chǎn)品的尺寸、結構、材料、部件的簡單組合等內容，進入市場后相關公眾通過觀察產(chǎn)品即可直接獲得；（三）該信息已經(jīng)在公開出版物或者其他媒體上公開披露；（四）該信息已通過公開的報告會、展覽等方式公開；（五）該信息從其他公開渠道可以獲得；（六）該信息無需付出一定的代價而容易獲得。上述對此做出了規(guī)定，從法條上看如果通過正規(guī)途徑運用反向工程獲悉的商業(yè)秘密不屬于侵犯商業(yè)秘密的行為。

另外通過正規(guī)途徑運用反向工程獲得的商業(yè)秘密運用到相關產(chǎn)品中不構成侵權，但其中有兩點需要注意：第一，如果通過正規(guī)途徑獲取的是獲得國家專利的商業(yè)秘密，按照法條獲得國家專利的商業(yè)秘密也是商業(yè)秘密，所以也不構成侵犯商業(yè)秘密的行為，但按《專利法》第十一條：發(fā)明和實用新型專利權被授予后除本法另有規(guī)定的以外，任何單位或個人未經(jīng)專利權人許可，都不得實施其專利，即不得為生產(chǎn)經(jīng)營目的制造、使用、許諾銷售、進口其專利產(chǎn)品或使用其專利方法以及使用許諾銷售、銷售、進口依照該專利方法直接獲得的產(chǎn)品，外觀設計專利被授予后，任何單位或者個人未經(jīng)專利權人許可，都不得實施其專利，即不得為生產(chǎn)經(jīng)營目的制造銷售、進口其外觀設計專利產(chǎn)品。因此，雖構不成侵犯商業(yè)秘密的行為，但如以生產(chǎn)經(jīng)營為目的，將相關商業(yè)秘密應用到產(chǎn)品中去即違反《專利法》。所以結合《解釋》和《專利法》可以理解為通過正規(guī)途徑和反向工程獲得的未獲得專利的商業(yè)秘密并將以生產(chǎn)經(jīng)營為目的應用相關商業(yè)秘密的行為是不合法的。

這里有一點需要強調的是《專利法》第五十條：一項取得專利權的發(fā)明或者實用新型比前已經(jīng)取得專利權的發(fā)明或者實用新型具有顯著經(jīng)濟意義的重大技術進步，其實施又有賴于前一發(fā)明或者實用新型的實施的，國務院專利行政部門根據(jù)后一專利權人的申請，可以給予實施前一發(fā)明或者使用新型的強制許可。在依照前款規(guī)定給予強制許可的情形下，國務院專利行政部門根據(jù)前一專利權人的申請，也可以給予實施后一發(fā)明或者實用新型的強制許可。《解釋》第十二條可以說是對《專利法》第五十條的具體操作的規(guī)定，即是在未經(jīng)專利權人的許可的情況下，第三人可以通過正規(guī)途徑的反向工程獲知專利技術的商業(yè)秘密，在此基礎上去進行技術革新，如果這種技術革新具有顯著經(jīng)濟意義的重大技術進步，法律即規(guī)定其合法性。所以我們在某種程度上可以理解《解釋》第十二條與《專利法》第五十條存在著一定的穩(wěn)定的必然關系。

第二，如果通過正規(guī)途徑運用反向工程獲取的是獲得國家專利的外觀設計專利權的產(chǎn)品商業(yè)秘密，通過對以上法條的解釋，獲得的商業(yè)秘密行為不是侵犯商業(yè)秘密的行為?！秾＠ā分袑κ裁礃拥那闆r下構成侵犯外觀設計專利權的規(guī)定也不是很明確。

一般可以認為，私權之間所形成的“禁止條款”與反向工程豁免公共政策相違背，構成商業(yè)秘密權利濫用，因此該禁止條款效力理應不予認可。換言之，在商業(yè)秘密法保護中，商業(yè)秘密權利人無權阻止社會公眾通過反向工程這一正當手段對其商業(yè)秘密信息的獲?。ǚ苫蛘咝姓ㄒ?guī)對于某些客體如計算機軟件禁止反向工程的，依照有關法律或者行政法規(guī)的規(guī)定處理），除非技術權利人申請專利保護。當然，在適用反向工程豁免時，其中已知產(chǎn)品必須是以正當和誠實的方式獲得的，例如從公開市場購買、公共領域獲得，方可豁免。

反向工程知識產(chǎn)權訴訟的手段

反向工程推動技術的不斷進步，技術進步又會促進反向工程，而作為知識產(chǎn)權的所有者，既要發(fā)展技術，利用反向工程，又要對其知識產(chǎn)權進行保護。因此對反向工程又有諸多的限制。

反向工程在司法解釋中被定義為，通過技術手段對從公開渠道取得的產(chǎn)品進行折卸、測繪、分析等而獲得該產(chǎn)品的有關技術信息。為避免該條款被濫用，司法解釋同時規(guī)定：“當事人以不正當手段知悉了他人的商業(yè)秘密之后，又以反向工程為由主張獲取行為合法的，不予支持?！?/p>

中國開源軟件推進聯(lián)盟專家委員會陳偉博士告訴本刊記者，就集成電路芯片而言，由于布圖設計的全部圖形分別存在于集成電路表面下不同深度處，所以實際中多采用逐層剝蝕，再用顯微攝影技術將其拍攝下來，測出其尺寸即可復制出全套布圖設計。反向工程的方法在集成電路工業(yè)的發(fā)展中起著巨大的作用，世界各國廠商無不采用這種方法來了解別人產(chǎn)品的發(fā)展，如果嚴格禁止這種行為，便會對集成電路技術的進步造成影響，所以各國在立法時都在一定條件下將此視為一種侵權的例外。為了教學、分析和評價布圖設計中的概念、技術或者布圖設計中采用的電路、邏輯結構、元件配置而復制布圖設計以及在此基礎上將分析評價結果應用于具有原創(chuàng)性的布圖設計之中，并據(jù)此制造集成電路，均不視為侵權。但是，單純地以經(jīng)營銷售為目的而復制他人受保護的布圖設計而生產(chǎn)集成電路，應視為侵權行為。

據(jù)陳偉分析，計算機軟件反向工程的合法性，一直是計算機軟件知識產(chǎn)權保護中爭議較大的問題。到目前為止，尚無任何國家在其軟件保護法中允許對軟件實施反向工程的行為。因為軟件作為一種技術產(chǎn)品要考慮到產(chǎn)品的兼容性，所以絕對禁止反向工程行為可能影響軟件技術的發(fā)展。

反向工程可能會被誤認為是對知識產(chǎn)權的嚴重侵害，但是在實際應用上，反而可以成為知識產(chǎn)權所有者保護中的一把利劍。例如在集成電路領域和軟件領域，如果懷疑某公司侵犯知識產(chǎn)權，可以利用反向工程技術來尋找證據(jù)。

第3篇：集成電路反向設計范文

關鍵詞：DC-DC芯片；輕負載；反向大電流

引言

DC-DC變換器芯片具有效率高、穩(wěn)定性好、PCB板占用面積小等優(yōu)點，在現(xiàn)在電子設計中應用特別廣泛。不斷提高DC-DC變換器的效率一直是此類芯片設計中的難點[1]。

為了提高工作效率，目前的市場上的DC-DC變化器芯片多采用峰值電流模PWM控制方式[2-3]。大多數(shù)情況下，芯片會工作在輕負載模式，因此尤其應該提高輕負載模式下的效率[4]。本文基于降壓型DC-DC芯片，提出了一種新穎的片上反向大電流檢測保護電路，在輕負載的情況下，當電感中的反向電流超過900mA時，輸出信號IR2_OUT將同步開關管關斷，防止了流過電感的反向電流過大而造成能量的浪費，提高了變換器輕負載工作下的效率。

1 反向大續(xù)流檢測電路的設計思想

DC-DC芯片主開關管和同步開關管連接處SW點的電壓可以反映電感電流的大小。在續(xù)流階段，對SW點的電壓進行采樣得到IR_SW信號，將該信號與基準電壓通過比較器進行比較。當反向電感電流超過900mA時，IR_SW的電壓大于基準電壓，此時比較器的輸出IR2_OUT變?yōu)檫壿嫛?”將同步開關管關斷，使續(xù)流階段結束。

2 具體電路實現(xiàn)

圖1是反向大電流檢測模塊的實際電路圖，圖中BJH1是芯片內部基準電流模塊為本模塊比較器正常工作提供的電流偏置；IR_GND是基準電壓信號，它由基準電流流入電阻R1產(chǎn)生；IR_SW是續(xù)流階段SW點電壓的采樣信號；SHUT和IR2CTL是本模塊的邏輯使能信號；IR2_OUT是本模塊的輸出，它可以控制同步開關管的關斷。

由圖1可知，本模塊中的比較器采用了的典型兩級結構[5]。電路第一級使用二極管接法的MOS管作負載，第二級采用推挽式的輸出結構。第二級中的M15和M18接成共源共柵的結構，提高了電路的電源抑制比。在設計當中，M20N的寬長比遠大于M20P的寬長比，并且M21P的寬長比遠大于M21N的寬長比，這樣由M20N和M20P構成的整形非門上升沿翻轉較快，由M21N和M21P構成的整形非門下降沿翻轉較快，從而有利于輸出信號IR2_OUT在由邏輯“0”變?yōu)檫壿嫛?”過程中的快速翻轉。

為了保證變換器在絕大部分情況工作在連續(xù)導通模式下，電路的設計應該保證電感中可以流過一定的反向電流。然而在反向續(xù)流階段，輸出電容上儲存的能量經(jīng)電感和同步開關管流到地端，造成了能量的浪費，因此為了提高變換器輕負載下的效率，反向電感電流又不宜過大。經(jīng)過折衷考慮，本設計中的反向續(xù)流門限設定為900mA。

在芯片正常工作的情況下，在任意工作周期當中，當主開關管關斷后，邏輯控制同步開關管打開，變換器進入續(xù)流階段，此時全局關斷信號SHUT為邏輯“0”，使能信號IR2CTL為邏輯“1”，反向續(xù)流檢測模塊可以正常工作。在續(xù)流階段，同步開關管、電感、負載和輸出電容構成回路，電感中的儲能通過回路釋放。在這一過程中，IR_SW通過檢測SW點的電壓來檢測同步開關管中的電流。在續(xù)流的開始階段，電流由地流向電感，此時SW點的電壓小于零，IR_SW的電壓小于零。差分對管中的M2導通，M3截止，偏置電流全部流經(jīng)M5，M6上幾乎沒有電流流過，這導致了M18截止，M19導通并處于線性工作區(qū)，M19的漏端電壓與源端電壓幾乎相等，接近于地電位，IR2_OUT為邏輯“0”。當電感中的能量耗盡之后，由于電感電流不能突變，輸出電容通過電感和同步開關管對地放電，電感中開始流過反向電流，此時SW和IR_SW的電壓大于零且它們隨著電感電流的增大而增大。當電感中的反向電流超過900mA時，IR_SW電壓將超過基準電壓IR_GND，IR2_OUT變?yōu)檫壿嫛?”，控制同步開關管關斷，結束變換器的續(xù)流過程。

3 仿真結果

本文提出的電路應用于一款降壓型單片DC-DC變換器中，芯片已經(jīng)采用Hspice和Candence完成了電路前仿真設計。圖2是在溫度為25℃、電源電壓VI為5V、全典型模型的情況下，IR2_OUT隨反向電感電流變化的直流仿真曲線。由該圖可知，使IR2_OUT由邏輯“0”變?yōu)檫壿嫛?”的反向電感電流門限約為900mA，這一結果滿足設計要求。

參考文獻

[1]袁冰，來新泉，李演明，等.便攜應用DC-DC輕負載高效率的實現(xiàn)[J].半導體學報，2008，06，Vol.29（6）：1199-1202.

[2]陳東坡，何樂年，嚴曉浪.一種具有750mA輸出電流，雙模式PWM/

PFM控制的高效率直流-直流降壓轉換器[J].半導體學報，2008，08，Vol.29（8）：1614-1619.

[3]Yong Sun， Yizheng Ye， Fengchang Lai. Power efficient high speed switched current comparator[C]. The 7th International Conference on ASIC Proceeding. 2007， 10： 581-584.

[4]P.Midya， M.Greuel， P.T.Krein. Sensorless Current Mode Control-An Observer -Based Technique for DC-DC Converter[J]. IEEE Trans on Power Electronics. 2001， 07， Vol.16（4）： 522-526.

第4篇：集成電路反向設計范文

關鍵詞 石油測井；高溫電子線路；設計方法

中圖分類號 TM 文獻標識碼 A 文章編號 1673-9671-(2012)031-0102-01

如何保障電子系統(tǒng)在高溫環(huán)境下正常的運作，是本文研究的主要的問題。因為，在石油測井時，儀器通常都是在井下幾千米以上的深井中工作，這種環(huán)境通常伴有：劇烈震動、壓力大以及溫度高等特點。電子線路將很難在這種環(huán)境下保持正常的運作。

1 溫度對電路的影響

溫度對電子線路的影響最主要還是對電子元件的影響。隨著溫度的變化，使得電子元件的一些特征和性能產(chǎn)生變化，從而影響到電路。

1）溫度半導體元件的影響。設計高溫電路，則必須先解決元件的問題。半導體是現(xiàn)代集成電路元件的主要材料，它一種熱敏材料，隨著溫度升高，它的許多參數(shù)也將會隨之變化，特別是本征承載流子的密度還與溫度成正比，從而使得PN結的反向電流增加的很明顯，進而導致功率損耗增加，噪聲增大以及阻抗降低，最后，隨著溫度逐漸的升高，電子元件的內部結構受到破壞，致使電子元件的性能受損。有實驗表明：隨著半導體結溫每10℃的增加，元件無故障時間將縮短一倍。所以，降低對半導體結溫的要求，是設計高溫電路的重點。

2）耐高溫的電子元件。所有電子元件都有其的高溫額制限度，由于元件工作自身也會產(chǎn)生溫度，所以工作時元件的溫度一般都會高于工作環(huán)境的溫度。設計時，元件工作最高的溫度不能超過其本身的溫度允許值。所以，在設計時：①元件的選擇上，應盡量額選擇溫度最高允許值大的的元件。在選擇半導體元件時，應該注意不宜選用結溫較低的鍺件，而應該選用結溫較高的硅件；②盡可能的減少電路系統(tǒng)功率的消耗，降低元件散熱性的要求；③在設計上盡可能的增加熱導和減少熱阻，促使降低低功率消耗和最高允許結溫的要求。元件的熱阻是有兩個部分組成的。其分別是，件外熱阻：電子元件外殼到周圍環(huán)境的熱阻；件內熱阻：電子芯片內部到外殼之間的熱阻。確定件外熱阻的因素有多種。一般是由：器件引線框材料和結構，半導體芯片的尺寸，壓焊絲材料，芯片粘結材料，表面積的大小和直徑以及器件外殼的材料所決定的。而件內熱阻主要和組裝件的組裝密度、元件、結構材料、功率分布等等有關。

2 設計高溫電路

高溫電路的設計目前有三種方法可以實現(xiàn)。其分別是：傳統(tǒng)、混合電路、HTASIC方法。

1）傳統(tǒng)設計。傳統(tǒng)的設計方法一般只是在設計和制造時將高溫特性考慮進去的依照普通環(huán)境進行的系統(tǒng)設計方法。這種設計方法既要使用一些熱設計去調整元件的功率，還得選用耐高溫元件，但要在150℃以上的高溫環(huán)境下正常工作還是很難實現(xiàn)的。別的高溫元件也大概如此。不過可以用降溫的方法來降低電路的溫度，促使儀器內溫度保持長時間在150℃以下，完成所需的測量。

傳統(tǒng)的設計方法，對于短期的應用時可行的，甚至一些很復雜的電路也能用到。然而在長期的高溫下應用，可靠性不高。因為，電路的無源與有源部分之間的互聯(lián)部分在長期的應用下很容易老化。

2）混合電路設計的方法。我們將同時在一塊基體上應用現(xiàn)成集成芯片和薄厚膜技術的方法稱之為混合電路設計的方法。它是一種介于HTASIC和傳統(tǒng)之間的方法。相對于傳統(tǒng)技術，混合電路的功耗要低；而且，在高溫工作環(huán)境下的各種效果都要比傳統(tǒng)電路要好。

3）HTASIC設計方法。相對于傳統(tǒng)電路和混合電路，集成電路技術在高溫條件下應用的效果肯定是最好的。在一些典型的高溫環(huán)境系的特性它都有很好的表現(xiàn)。能適應的最高工作環(huán)境高達250℃。

應用集成電路的好處：①隨著能夠集成在芯片上的功能的增多，處于外部的電子元件的數(shù)量也將逐漸減少；②集成電路相對分離電路其內部元件的尺寸要小的多，所以，大大的降低了功耗，也避免了芯片內部過熱；③由于芯片內所有功耗元件都可以通過物理延伸或調整到避免本地過熱點產(chǎn)生，就使得集成元件在高溫環(huán)境下有了更高的保證。

3 低功耗的設計

高溫電路的設計，在于提高電路系統(tǒng)高溫環(huán)境下正常工作的時間。上述在采用耐高溫元件、優(yōu)化電路結構的同時，還應該考慮降低系統(tǒng)的功耗，減少熱量的釋放。

減低集成電路芯片功耗的設計最主要的研究內容是：如何有效的降低芯片功耗和如何通過軟件硬件的優(yōu)化在保持本來性能的前提下，使得總體功耗在一個較低值上。集成電路芯片所產(chǎn)生的功耗，最主要的是來源于電路邏輯狀態(tài)所產(chǎn)生的動態(tài)功耗。所以，降低功耗最直接有效的方法是降低供電電壓。只是這樣經(jīng)常會增加電路輸出延遲。另外一種方法就是降低頻率，有選擇的降低頻率可以再降低功耗的同時，保證系統(tǒng)的性能不受影響。而降低負載容抗的的方法，是實際中降低功耗最有意義的方法。

所以，在電路實際中降低功率消耗，可以從硬、軟件的設計采取

措施。

1）硬件設計。①元件上，盡可能的采用功耗小，可勝任高溫工作要求的高溫低供電集成芯片；②在電路性能得到保證的前提下，進可能的提高電源轉化效率和降低電源工作電壓；③在保證電路性能的情況下盡量的減少元件數(shù)量，簡化電路；④如果儀器是智能型的，則可以充分的利用中央處理器的運算、處理功能代替硬件電路。

2）軟件設計。①盡可能的硬件軟件化來實現(xiàn)功能。這樣有利于降低成本，降低功耗，偏于維護和升級，還能提高工作的可靠性；②電源管理功能最好使用微處理器自身所帶的；③采用可用的各種手段減少耗電；④結合實際應用，盡量利用軟件手段減少耗能。例如：石油井下測量采樣時，可以于事先預算好最好的采樣方針，在不影響測量效果的前提下，盡量減少功耗；⑤在應用的過程中應該注意：要仔細檢查各元件，特別是集成電子芯片的工作狀態(tài)?？疾炱涫欠衲軌蛘＿\作以及其各種性能是否健全。如果不能，應當及時給予處理。

4 小結

經(jīng)過對耐高溫電子元件的選擇、電子線路結構的優(yōu)化和降低電路系統(tǒng)功耗的設計，基于PCB的高溫電路時可以實現(xiàn)的。實踐也證明該電子系統(tǒng)能夠在250℃以下的高溫環(huán)境下正常運作。

參考文獻

[1]Akira Matsuzawa. Low-voltage and low-power circuit design for mixed analog/digital systems in portable equipment. IEEE Journal of Solid-State Circuit.1994,29(4).

[2]Moyer, B. Low-power design for embedded processors. Pronceedings of the IEEE Circuits and Systems Magazine,2001,1(1).

[3]童詩白.模擬電子技術基礎(第三版)[M].北京:高等教育出版社,2003.

第5篇：集成電路反向設計范文

保護

保護不僅適用于系統(tǒng)的保護，而且延伸到通過減少電子垃圾的環(huán)境保護。例如，當一個手機用戶將獲得一個新電話并處理掉舊的，通常充電器是跟著一起扔掉。事實上，每年近十億電話和隨之的充電器被丟棄在垃圾填埋場。如果充電器可以轉移到下一個電話上使用（即可以全球通用），將會出現(xiàn)一個更環(huán)保的情況，從而減少這種實際的浪費。

幸運的是，這種做法正在全球各地開展。歐盟委員會提出一份諒解備忘錄，旨在協(xié)調充電器的應用，這將驅動手機制造商使用微型USB為數(shù)據(jù)功能的智能手機（（增長速度最快）連接充電器。充電器因此可以用于各種手機并一代一代傳下去。在美國，為促進一個更綠色的世界，主要的手機供應商、手機芯片生產(chǎn)商、服務提供商和兩個美國無線行業(yè)協(xié)會——GSMA和CTIA——一起來推動通用充電解決方案（UCS）計劃。韓國的電信技術協(xié)會（TTA）已經(jīng)認識到再利用充電解決方案的優(yōu)勢，并批準了通用20針充電器和耳機的連接器，相比以前24針連接器可以更好解決更袖珍電話的連接器問題?。ㄒ娤聢D）。

出于安全的考慮，中國采取了一個還是使用USB端口的通用方法。安全問題已經(jīng)因為手機電池爆炸而變得令人不安。高調的傷亡報告在中國引發(fā)中國信息產(chǎn)業(yè)部移動電信終端充電器及接口的技術要求和測試方法來促進充電安全。

過電壓保護

過電壓保護是中國的保護過電壓的安全標準的一個關鍵因素，顧名思義，就是當用來給電池充電的電壓高于指定的特定電池的安全級別。過電壓會損壞電池甚至起火，因此過電壓保護裝置（OVP）集成電路被設計用來改善這種狀況。OVP芯片監(jiān)控電壓并在電壓過高時隔離手機和充電電源。典型的OVP芯片包括內部場效晶體管（MOSFET），控制一個或多個外部場效晶體管來關閉違規(guī)充電源。這是一個增強安全性的簡單、廉價、有效的方法。

因為在一部手機中空間總是稀缺的，一個緊湊的設計是必要的，電池供電，低功率消耗是強制性的。例如，韓國的應用程序，需要任何時候都保護在電路中的IC，并保護手機免受±20　V的電壓。此外，設備必須是雙向的，通過電池電壓恢復到設備的USB往復（OTG）檢測。遵守韓國的標準，觸發(fā)應設置在電池電壓為4.35并有±1%的誤差。其他地方略有不同的需求，所以應該有恒定的詳情。

現(xiàn)有的芯片可以自動檢測連接到電話或其他移動平臺USB端口的設備類型，并且他們可以區(qū)分是充電器或耳機。芯片旨在應對中國電信標準，例如，要求過電壓保護裝置被納入手機攔截從外部來的潛在危險信號。這將導致一些功能，比如過壓和欠壓保護（UVP），檢測D　+　/　D　-（表明是否有充電器或別的東西連接），支持標準的USB設備連接并控制MOSFET開關。解決這些要求的芯片，可以使用一個外部的MOSFET，或者更多時候，一個或多個MOSFET合并成一個正確單一的帶有提供隔離開關功能的控制電路方案。一個典型的OVP或UVP負荷開關集成電路將監(jiān)控電壓總線過壓或欠壓力的情況，如果電壓讀數(shù)低于或超過指定的限制（例如，小于3.3Vv或超過6.0V）則設置一個標志引腳關掉MOSFET負荷開關。

欠壓鎖定

欠壓監(jiān)測，通常稱為低電壓閉鎖（UVLO），用來確保一旦電池電壓低于指定的水平，系統(tǒng)以可控的方式關閉，不會不穩(wěn)定、振蕩或者進入掉電狀態(tài)。用于手機、個人電腦和其他應用程序的芯片現(xiàn)在可提供UVLO。這些現(xiàn)代芯片通過使用場效晶體管（MOSFET）提供電源信號調節(jié)?。ㄍǔＪ羌稍谠O計中），正如前面提到的，提供UVLO和　OVP。還有更先進的版本，添加諸如浪涌電流限制、過載保護（OCP）、反向電流保護、故障管理、轉換速率控制和熱保護。例如，浪涌電流限制，對于避免逐漸損壞組件、降低功率損耗和降低系統(tǒng)的瞬態(tài)效應是有用的。在某些集成電路中，提供一個虛擬二極管預防反向電流，但沒有典型的二極管壓降。綜合故障管理功能允許自動重啟、電流限制閉鎖或設置硬限制，而不需要額外的硬件或軟件。溫度監(jiān)控也變得越來越重要，因為便攜式特性的擴展，導致更多的用電量和較高的操作溫度。將這些功能集成為負載開關，有效地提供了簡化成本并節(jié)省空間。

檢測和連接

第6篇：集成電路反向設計范文

引言

從20世紀80年代初到90年代初的10年里，微電子領域的很多研究工作都集中到了數(shù)字系統(tǒng)速度的提高上，現(xiàn)如今的技術擁有的計算能力能夠使強大的個人工作站、復雜實時語音和圖像識別的多媒體計算機的實現(xiàn)成為可能。高速的計算能力對于百姓大眾來說是觸指可及的，不像早些年代那樣只為少數(shù)人服務。另外，用戶希望在任何地方都能訪問到這種計算能力，而不是被一個有線的物理網(wǎng)絡所束縛。便攜能力對產(chǎn)品的尺寸、重量和功耗加上嚴格的要求。由于傳統(tǒng)的鎳鉻電池每磅僅能提供20W.h的能量，因而功耗就變得尤為重要。電池技術正在改進，每5年最大能將電池的性能提高30%，然而其不可能在短期內顯著地解決現(xiàn)在正遇到的功耗問題。

雖然傳統(tǒng)可便攜數(shù)字應用的支柱技術已經(jīng)成功地用于低功耗、低性能的產(chǎn)品上，諸如電子手表、袖珍計算器等等，但是有很多低功耗、高性能可便攜的應用一直在增長。例如，筆記本計算機就代表了計算機工業(yè)里增長最快的部分。它們要求與桌上計算機一樣具有同樣的計算能力。同樣的要求在個人通信領域也正在迅速地發(fā)展，如采用了復雜語音編解碼算法和無線電調制解調器的帶袖珍通信終端的新一代數(shù)字蜂窩網(wǎng)。已提出的未來個人通信服務PCS（Personal Communication Services）應用對這些要求尤其明顯，通用可便攜多媒體服務是要支持完整的數(shù)字語音和圖像辨別處理的。在這些應用中，不僅語音，而且數(shù)據(jù)也要能在無線鏈路上傳輸。這就為實現(xiàn)任何人在任何地方的任何時間開展任何想要的業(yè)務提供了可能。但是，花在對語音、圖像的壓縮和解壓上的功耗就必須附加在這些可便攜的終端上。確實，可便攜能力已經(jīng)不再明顯地和低性能聯(lián)系在一起了；相反，高性能且可便攜的應用正在逐步得到實現(xiàn)。

當功率可以在非便攜環(huán)境中獲得時，低功耗設計的總理也變得十分關鍵。直到現(xiàn)在，由于大的封裝、散熱片和風扇能夠輕而易舉地散掉芯片和系統(tǒng)所產(chǎn)生的熱，其功耗還未引起多大的重視。然而，隨著芯片和系統(tǒng)尺寸持續(xù)地增加，要提供充分的散熱能力就必須付出重要代價，或使所提供的總體功能達到極限時，設計高性能、低功耗數(shù)字系統(tǒng)方法的需求就會變得更為顯著。幸好，現(xiàn)在已經(jīng)發(fā)展了許多技術來克服這些矛盾。

由于可以高度集成，并具有低功耗、輸入電流小、連接方便和具有比例性等性質，CMOS邏輯電路被認為是現(xiàn)今最通用的大規(guī)模集成電路技術。下面研究CMOS集成電路的功耗組成，概述實現(xiàn)集成電路——SoC（System on Chip）系統(tǒng)的低功耗設計的諸多方法。目的在于揭示當今電子系統(tǒng)結構復雜度、速度和其功耗的內在聯(lián)系，在及在數(shù)字電子系統(tǒng)設計方向上潛在的啟示。

1 CMOS集成電路功耗的物理源

要研究SoC的低功耗設計，首先要物理層次上弄清該集成電路的功耗組成，其次，才能從物理實現(xiàn)到系統(tǒng)實現(xiàn)上采用各種方法來節(jié)省功耗，達到低功耗設計的目的。圖1為典型CMOS數(shù)字電路的功耗物理組成。

（1）動態(tài)功耗

動態(tài)功耗是由電路中的電容引起的。設C為CMOS電路的電容，電容值為PMOS管從0狀態(tài)到H狀態(tài)所需的電壓與電量的比值。以一個反相器為例，當該電壓為Vdd時，從0到H狀態(tài)變化（輸入端）所需要的能量是CVdd2。其中一半的能量存儲在電容之中，另一半的能量擴展在PMOS之中。對于輸出端來說，它從H到0過程中，不需要Vdd的充電，但是在NMOS下拉的過程中，會把電容存儲的另一半能量消耗掉。如果CMOS在每次時鐘變化時都變化一次，則所耗的功率就是CBdd2f，但并不是在每個時鐘跳變過程之中，所有的CMOS電容都會進行一次轉換（除了時鐘緩沖器），所以最后要再加上一個概率因子a。電路活動因子a代表的是，在平均時間內，一個節(jié)點之中，每個時鐘周期之內，這個節(jié)點所變化的幾率。最終得到的功耗表達式為：Psw=aCVdd2f。

（2）內部短路功耗

CMOS電路中，如果條件Vtn<Vin<Vdd-|Vtp|（其中Vtn是NMOS的門限電壓，Vtp是PMOS的門限電壓）成立，這時在Vdd到地之間的NMOS和PMOS就會同時打開，產(chǎn)生短路電流。在門的輸入端上升或者下降的時間比其輸出端的上升或者下降時間快的時候，短路電流現(xiàn)象會更為明顯。為了減少平均的短路電路，應盡量保持輸入和輸出在同一個沿上。

一般來說，內部短路電流功耗不會超過動態(tài)功耗的10%。而且，如果在一個節(jié)點上，Vdd<Vtn+|Vtp|的時候，短路電流會被消除掉。

（3）靜態(tài)漏電功耗

靜態(tài)漏電掉的是二極管在反向加電時，晶體管內出現(xiàn)的漏電現(xiàn)象。在MOS管中，主要指的是從襯底的注入效應和亞門限效應。這些與工藝有關，而且漏電所造成的功耗很小，不是考慮的重點。

表1為CMOS集成電路中主要的耗電類型。

表1 CMOS集成電路中主要的耗電類型

類     型公   式比   率動態(tài)功耗（switching power）Psw=aCVdd2f70%～90%內部短路功耗（internal short-circuit power）Pint=IintVdd10%～30%靜態(tài)漏電功耗（static leakage power）Pleak=IleakVdd<1%總功耗（total power）Ptotal=Psw+Pint+Pleak100%（4）小結

通過設計工藝技術的改善，Pint和Pleak能被減小到可以忽略的程度，因而Psw也就成為功耗的主要因素。后面所做的功耗優(yōu)化大部分是圍繞這一個公式來進行的。對于SoC來說，所有的方法都是圍繞著動態(tài)功耗來做文章的，因為在電路信號變化時，功耗消耗主要在電路中電容的充放電過程。如果從各個層次、各個方面盡量減少電路的充放電，將是我們關心的主題。

2 降低集成電路SoC功耗的方法

功耗對于一個便攜式SoC數(shù)字系統(tǒng)來說尤為重要。事實上，很多便攜式SoC系統(tǒng)的設計，是先進行功耗分析，由功耗分析的結果再來劃分設計結構?？梢哉f，功耗將可能決定一切。現(xiàn)在要做的是，根據(jù)功耗分析的結果，評判SoC結構，改進設計，優(yōu)化方案。

SoC系統(tǒng)的功耗所涉及的內容十分廣泛，從物理實現(xiàn)到系統(tǒng)實現(xiàn)都可以采用各種方法來節(jié)省和優(yōu)化功耗。通過對國外大量文獻的查閱，我們得到了常用的實現(xiàn)低功耗設計的各種較為有效的方法，如表2所列。

表2 常用實現(xiàn)低功耗的各種方法

類   型采用方法效    果行為級（系統(tǒng)級）Concurrency memor幾倍軟件代碼軟件優(yōu)化32.3%功率管理Clock控制10%～90%RTL級結構變換10%～15%綜合技術合成與分解邏輯15%綜合技術映射

門級優(yōu)化20%

20%布局布局優(yōu)化20%（1）系統(tǒng)級功耗管理

這一部分實際上是動態(tài)功耗管理。主要做法是在沒有操作的時候（也就是在SoC處于空閑狀態(tài)的時候），使SoC運作于睡眠狀態(tài)（只有部分設備處于工作之中）；在預設時間來臨的時候，會產(chǎn)生一個中斷。由這個中斷喚醒其它設備。實際上，這一部分需要硬件的支持，如判斷，周期性的開、關門控時鐘（gate clock）等。

（2）軟件代碼優(yōu)化

軟件代碼優(yōu)化是針對ARM嵌入式處理器而言的。對于編譯器來說，所起的使用不到1%，而對于代碼的優(yōu)化則可以產(chǎn)生高達90%的功耗節(jié)省。Simunic等人曾分別做過用各種針對ARM處理器的編譯器進行的試驗。比此的實驗結果發(fā)展，風格比較好的代碼產(chǎn)生的效果遠比用ARM編譯器優(yōu)化的效果好。

（3）Clock控制

這是在ASIC設計中行之有效的方法之一。如果SoC芯片在正常工作，有很大一部分模塊（它們可能是用于一些特殊用途中，如調試Debug、程序下載等）是乖于空閑狀態(tài)的，這些器件的空運作會產(chǎn)生相當大的功耗。這一部分應使用時鐘控制，即clock enable & disable。

（4）RTL級代碼優(yōu)化

與軟件相似，不同的RTL（Register Transfer Level，寄存器傳輸級）代碼，也會產(chǎn)生不同的功耗，而且RTL代碼的影響比軟件代碼產(chǎn)生的影響可能還要大。因為，RTL代碼最終會實現(xiàn)為電路。電路的風格和結構會對功耗產(chǎn)生相當重要的影響。

RTL級代碼優(yōu)化主要包括：

①對于CPU來說，有效的標準功耗管理有睡眠模式和部分未工作模塊掉電。

②硬件結構的優(yōu)化包括能降低工作電壓Vdd的并行處理、流水線處理以及二者的混合處理。

③降低寄存電容C的片內存儲器memory模塊劃分。

④降低活動因子a的信號門控、減少glitch（毛刺）的傳播長度、Glitch活動最小化、FSM（有限狀態(tài)機）狀態(tài)譯碼的優(yōu)化等。

⑤由硬件實現(xiàn)的算法級的功耗優(yōu)化有：流水線和并行處理、Retiming(時序重定)、Unfolding（程序或算法的展開）、Folding(程序或算法的折疊)等等基本方法以及其組合。

（5）后端綜合與布線優(yōu)化

既然SoC的功耗與寄生電容的充放電有很大的關系，作為后端綜合與布線，同樣也可采取一些措施來減少寄存器電容?？梢詢?yōu)化電路，減少操作（電路的操作），選擇節(jié)能的單元庫，修改信號的相關關系，再次綜合減少毛刺的產(chǎn)生概率。

    實際上，這一部分與使用的工具有關。與軟件部分有相同之處，后端綜合與布線同軟件的編譯差不多。軟件編譯的結果是產(chǎn)生可執(zhí)行的機器代碼；而RTL的綜合與布線是把RTL代碼編譯成真實的電路。但是，后端綜合與布線優(yōu)化比較編譯優(yōu)化有更好的效果。這是因為一段RTL代碼所對應的電路是可以有多種形式的；同時現(xiàn)有些編譯器會根據(jù)設計者提供的波形，智能地修改電路（前提是最終電路的效果還是一樣的），編譯器就會進行相關的優(yōu)化。但是后端綜合的優(yōu)化與RTL級代碼優(yōu)化和時鐘控制相比，同樣的RTL級與時鐘優(yōu)化所產(chǎn)生的影響要遠大于用編譯工具所產(chǎn)生的影響。

（6）功耗的精確計算

后端綜合與布線工具不但可以根據(jù)基本單元提供的功耗參數(shù)進行優(yōu)化，還可以根據(jù)這些參數(shù)估算出整個SoC的功耗。正因為有這樣一些工具，使我們可以精確地知道我們所設計的是否達到設計要求。萬一設計功耗不符合總體要求，則可能要求從系統(tǒng)級到物理綜合布線都要做出檢查與分析，做出可能的改進，盡可能地減少功耗以達到設計要求。

（7）小結

從上面的各種降低以及估算功耗的方法可以看出，SoC系統(tǒng)的拉耗優(yōu)化涉及到從物理實現(xiàn)到系統(tǒng)實現(xiàn)的方方面面，是芯片設計中一個十足的系統(tǒng)工程?？梢哉f，功耗可以決定一切。

結語

本文首先分析了CMOS集成電路的功耗物理組成，得到了其主要功耗成分。其次，以該主要功耗成分數(shù)學表達式為指導，突出了SoC低功耗設計的各種級別層次的不同方法。不管是現(xiàn)在還是將來，該領域的重要性將會日益顯著。在下面的一些發(fā)展方向還將會有較大的發(fā)展：

①實現(xiàn)SoC系統(tǒng)設計的變換以及映射技術的進一步探索。

②將各種低功耗設計手段按照各性質最佳綜合起來，以便使用基于人工智能的技術（如遺傳算法和啟發(fā)式算法等等）來研究。

③發(fā)展以實現(xiàn)低功耗為目的CPU指令程序的改寫技術，以將其擴展到復雜SoC系統(tǒng)的設計中。

④進一步研究應用于SoC低功耗設計的編碼和信號表示技術。

第7篇：集成電路反向設計范文

【關鍵詞】FPGA Quartus II EDA 計數(shù)器

隨著全球經(jīng)濟的高速發(fā)展、科學技術的不斷創(chuàng)新，電子設計自動化EDA（系Electronic Design Automation的縮寫）技術，在電子信息工程領域成為了當今世界上最先進的電子電路設計技術。它依靠功能強大的電子計算機，在EDA工具軟件平臺上，對以硬件描述語言HDL（系Hardware Description Language的縮寫）為系統(tǒng)邏輯描述手段完成的設計文件，自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、仿真，直至下載到可編程邏輯器件如現(xiàn)場可編程門陣列FPGA或復雜的可編程邏輯器件CPLD（系Complex Programmable Logic Device的縮寫）或專用集成電路ASIC（系Application Specific Integrated Circuit的縮寫）芯片中，從而實現(xiàn)既定電子電路的功能系統(tǒng)設計。因此，在電子工程應用領域，用EDA技術來完成電子系統(tǒng)的設計，已成為現(xiàn)代電子設計技術的核心。

1 設計方案

本文提出的系統(tǒng)設計方案采用自頂向下的設計方法，從系統(tǒng)設計入手，在頂層對計時器整體電路系統(tǒng)進行功能方框圖的劃分和結構設計，在方框圖一級進行仿真、糾錯，用硬件描述語言（HDL）對高層次的系統(tǒng)行為進行描述并于功能一級進行驗證；系統(tǒng)電路的設計依托于FPGA硬件平臺，采用超高速集成電路硬件描述語言―VHDL（系Very High Speed Integrated Circuit Hardware Description Language的縮寫），設計在Quartus II開發(fā)環(huán)境下進行；設計出的計時器計時范圍為00.00--59.00秒，精度為0.01秒，具有秒加和秒減計時、清零、計時―停止―繼續(xù)計時等功能，對百分之秒和秒的計數(shù)信息采用四位LED數(shù)碼管進行友好界面顯示。系統(tǒng)設計框圖如圖1所示。

2 核心模塊設計

2.1 輸入配置模塊設計

依據(jù)加減計時器設計系統(tǒng)框圖圖1所示，輸入配置模塊包括反向器邏輯門、與邏輯門兩部分?；谠O計功能需求，反向器邏輯門、與邏輯門的VHDL描述設計如圖2所示。

2.2 加/減計數(shù)模塊設計

加/減計數(shù)模塊包括0～59秒秒加/秒減減計數(shù)器、精度0.01秒秒加/秒減計數(shù)器。該模塊的主要功能是：根據(jù)模塊的輸入控制信號，來實現(xiàn)計時器的計數(shù)加或計數(shù)減的操作。如系統(tǒng)框圖圖1所示，在輸入端口信號的控制下，精度0.01秒秒加/秒減計數(shù)器的進（借）位輸出信號，作為后續(xù)0～59秒秒加/秒減計數(shù)器clk端口的輸入信號，從而實現(xiàn)計時器的加/減計數(shù)工作。設計中，0～59秒秒加/秒減計數(shù)器為六十進制加/減計數(shù)器，其用VHDL描述設計如圖3所示。

精度0.01秒秒加/秒減計數(shù)器的設計為百進制加/減計數(shù)器，其用VHDL的描述設計思路類似于六十進制的加/減計數(shù)器，此處不再復述。

2.3 掃描譯碼顯示模塊設計

本模塊為加減計時器系統(tǒng)設計的輸出模塊，其功能在于對前級模塊的計數(shù)信號進行動態(tài)掃描、譯碼，并進行數(shù)字信息顯示。包括動態(tài)掃描電路、譯碼電路、LED顯示器。動態(tài)掃描器電路VHDL描述設計如圖4所示，譯碼電路VHDL描述設計如圖5所示。另外，LED顯示器采用的是四個共陰極的數(shù)碼管來實現(xiàn)數(shù)字信息的友好顯示。

3 系統(tǒng)驗證及測試

3.1 系統(tǒng)波形仿真驗證

在Quartus II開發(fā)平臺下，逐一完成各模塊設計，并將各模塊依次按照設計系統(tǒng)框圖構建起來，得到整個計時器的系統(tǒng)設計電路。按照設計系統(tǒng)功能要求，完成波形正確仿真驗證如下：

（a）秒加計時波形仿真驗證：

Input ：Clk=clk_1hz=100hz ，fuwei=1，s=1，clr=0，k=0，L=1 Output：Mm，sc，LEDN，WX（見圖6）

（b）秒減計時波形仿真驗證

Input ：Clk=clk_1hz=100hz ，fuwei=1，s=1，clr=0，k=0，L=0 Output：Mm，sc，LEDN，WX（見圖7）

3.2 FPGA硬件平臺測試

通過Quartus II開發(fā)平臺，將編程設計文件下載到型號為EP1C12Q240C8（Altera公司Cyclone系列）的目標芯片上，用達盛科技有限公司的FPGA硬件實驗箱EDA-V+平臺進行正確測試圖片如8。

4 結語

整個加減計時器系統(tǒng)的設計過程，采用自頂向下的設計思路。首先，確定系統(tǒng)構架框圖，根據(jù)各模塊功能，依次進行VHDL程序設計。然后，采用原理圖輸入法，將各模塊的設計元件連接起來，從而實現(xiàn)加減計時器系統(tǒng)電路的多層次設計。最后，對設計系統(tǒng)進行波形仿真驗證和FPGA硬件平臺測試。通過軟硬件驗證測試表明，本文提出的設計方案確實可行。

參考文獻

[1][巴西]Volnei A.Pedroni著.Circuit Design With VHDL[M].美國：MIT Press，2004.

[2]汪國強.EDA技術與應用[M].北京：電子工業(yè)出版社，2007.

[3]唐俊英.EDA技術應用實例教程[M].北京：電子工業(yè)出版社，2008.

[4]Floyd T L.數(shù)字電子技術[M].北京：電子工業(yè)出版社，2014.

[5]閻石.數(shù)字電子技術基礎[M].北京：高等教育出版社，2006.

[6]李金平，沈明山，姜余祥.電子系統(tǒng)設計[M].北京：電子工業(yè)出版社，2012.

作者簡介

陳龍險（1986-），男，白族，貴州省盤縣人。大學本科學歷?，F(xiàn)為青海建筑職業(yè)技術學院助教。

第8篇：集成電路反向設計范文

集成電路技術和計算機技術的蓬勃發(fā)展，讓電子產(chǎn)品設計有了更好的應用市場，實現(xiàn)方法也有了更多的選擇。傳統(tǒng)電子產(chǎn)品設計方案是一種基于電路板的設計方法，該方法需要選用大量的固定功能器件，然后通過這些器件的配合設計從而模擬電子產(chǎn)品的功能，其工作集中在器件的選用及電路板的設計上。

隨著計算機性價比的提高及可編程邏輯器件的出現(xiàn)，對傳統(tǒng)的數(shù)字電子系統(tǒng)設計方法進行了解放性的革命，現(xiàn)代電子系統(tǒng)設計方法是設計師自己設計芯片來實現(xiàn)電子系統(tǒng)的功能，將傳統(tǒng)的固件選用及電路板設計工作放在芯片設計中進行。從20世紀90年代初開始，電子產(chǎn)品設計系統(tǒng)日趨數(shù)字化、復雜化和大規(guī)模集成化，各種電子系統(tǒng)的設計軟件應運而生。

在這些專業(yè)化軟件中，EDA(Electronic Design Automation)具有一定的代表性，EDA技術是一種基于芯片的現(xiàn)代電子系統(tǒng)設計方法。它的優(yōu)勢主要集中在能用HDL語言進行輸入、進行PLD(可編程器件)的設計與仿真等系統(tǒng)設計自動化上;20世紀90年末，可編程器件又出現(xiàn)了模擬可編程器件，由于受技術、可操作性及性價比的影響，今后EDA技術會向模擬可編程器件的設計與仿真方向發(fā)展，并占據(jù)市場的一定份額。

EDA技術主要包括大規(guī)?？删幊踢壿嬈骷?、硬件描述語言、開發(fā)軟件工具及實驗開發(fā)系統(tǒng)4個方面。其中，大規(guī)?？删幊踢壿嬈骷抢肊DA技術進行電子系統(tǒng)設計的載體硬件，描述語言是利用EDA技術進行電子系統(tǒng)設計的主要表達手段，開發(fā)軟件工具是利用EDA技術進行電子系統(tǒng)設計的智能化與自動化設計工具，實驗開發(fā)系統(tǒng)則是提供芯片下載電路及EDA實驗、開發(fā)的外圍資源。

FPGA結構概述

現(xiàn)場可編程門陣列FPGA作為集成度和復雜程度最高的可編程ASIC。是ASIC的一種新型門類，它建立在創(chuàng)新的發(fā)明構思和先進的EDA技術之上。運算器、乘法器、數(shù)字濾波器、二維卷積器等具有復雜算法的邏輯單元和信號處理單元的邏輯設計都可選用FPGA實現(xiàn)。以Xilinx的FPGA器件為例，它的結構可以分為3個部分:可編程邏輯塊CLB(Configurable Logic Blocks)、可編程I/O模塊IOB(Input/Output Block)和可編程內部連接PI (Programmable Interconnect)。CLB在器件中排列為陣列，周圍環(huán)形內部連線，IOB分布在四周的管腳上。Xilinx的CLB功能很強，不僅能夠實現(xiàn)邏輯函數(shù)，還可以配置成RAM等復雜的形式。

現(xiàn)場可編程門陣列FPGA是含有大規(guī)模數(shù)字電路的通用性器件。這些數(shù)字電路之間的互聯(lián)網(wǎng)絡是由用戶使用更高級的軟件來定義的。FPGA可以進行無限次的重復編程，從一個電路到另一個電路的變化是通過簡單的卸載互聯(lián)文件來實現(xiàn)的，極大地推動了復雜數(shù)字電路的設計，縮短了故障檢查的時間。

傳統(tǒng)的數(shù)字邏輯設計使用TTL電平和小規(guī)模的數(shù)字集成電路來完成邏輯電路圖。使用這些標準的邏輯器件已經(jīng)被證實是最便宜的手段，但是要求做一些布線和復雜的電路集成板(焊接調試)等工作，如果出現(xiàn)錯誤，改動起來特別麻煩。因此，采用傳統(tǒng)電子設計方案人員的很大一部分工作主要集中在設備器件之間物理連接、調試以及故障解決方面。正是因為FPGA的EDA技術使用了更高級的計算機語言，電路的生成基本上是由計算機來完成，將使用戶能較快地完成更復雜的數(shù)字電路設計，由于沒有器件之間的物理連接，因此調試及故障排除更迅速、有效。

可編程特點有助復雜電路設計

FPGA能進行無限次的重復編程。因此能夠在相同的器件上進行修改和卸載已經(jīng)完成好的設計。在一個FPGA芯片上的基本部件數(shù)量增加了很多，這使得在FPGA上實現(xiàn)非常復雜的電子電路設計變成比較現(xiàn)實。由于采用FPGA的EDA技術所產(chǎn)生的性價比更高一些，從而使得最近有多家公司開始采用這項技術，并且這種增長趨勢仍舊在繼續(xù)。

FPGA中的邏輯塊是CLB，邏輯塊是指PLD(Programmable Logic Device)芯片中按結構劃分的功能模塊，它有相對獨立的組合邏輯單元，塊間靠互連系統(tǒng)聯(lián)系。FPGA的邏輯塊粒度小，輸入變量為4～8，輸出變量為1～2，每塊芯片中有幾十到上千個這樣的單元，使用時非常靈活。FPGA內部互連結構是靠可編程互聯(lián)P I實現(xiàn)邏輯塊之間的聯(lián)接。它的互聯(lián)是分布式的，它的延時與系統(tǒng)布局有關，不同的布局，互聯(lián)延時不同。根據(jù)FPGA的不同類型，可采用開關矩陣或反熔線絲技術將金屬線斷的端點連接起來，從而使信號可以交換于任意兩邏輯單元之間。

采用FPGA技術集成設計數(shù)字電路產(chǎn)品最大的特點就是可以使設計和實現(xiàn)相統(tǒng)一，無須前期風險投資，而且設計實現(xiàn)均在實驗室的EDA開發(fā)系統(tǒng)上進行，周期很短，大大有利于現(xiàn)代產(chǎn)品的市場競爭需求，所以，F(xiàn)PGA的應用設計，特別適應于電子新產(chǎn)品的小批量開發(fā)，科研項目的樣機試制以及ASIC產(chǎn)品設計的驗證，能夠進行現(xiàn)場設計實現(xiàn)、現(xiàn)場仿真及現(xiàn)場修改。由此，受到電子產(chǎn)品設計工程師的廣泛推崇和歡迎。

FPGA的應用領域

FPGA所具有的無限次可重復編程能力，靈活的體系結構，豐富的觸發(fā)器及布線資源等一系列的特點使得它可以滿足電子產(chǎn)品設計的多種需求。FPGA的應用領域主要集中在替換通用邏輯和復雜邏輯、重復編程使用、板極設計集成、高速計數(shù)器、加減法器、累加器和比較器的實現(xiàn)、總線接口邏輯等方面。

應用和開發(fā)FPGA必須對器件的性能有一個全面了解，例如對器件的容量、速度、功耗，接口要求和引腳數(shù)目等進行綜合考慮，同時還要注意以下幾個細節(jié)問題:

時序電路應用“上電”復位電路，保證開機加電后，置時序電路于初始狀態(tài);

器件的電源與地引腳必須并接一只0.1μF的無感電容，起濾波和去耦作用;

不能采用數(shù)目是偶數(shù)的反向器串聯(lián)的方法構成“延時電路”，一則延時的時間不準確，二則自動編譯時會作為冗余電路被簡化掉;

主要的全局緩沖器必須由半專用的焊盤驅動，次要的全局緩沖器可以來源于半專用的焊盤或內部網(wǎng)線;

引腳之間嚴禁短路，忌用萬用表直接測量器件引腳;

器件的I/ O口如被定義為輸出端，忌對該端加信號，否則將損壞芯片;

低功耗的器件如接負載過大時，不僅會使所用器件的工作效率顯著降低，甚至會損傷芯片。

第9篇：集成電路反向設計范文

【關鍵詞】電子設計；EDA技術；應用

前 言：EDA又稱電子設計自動化，它是電子技術的發(fā)展潮流，是電子技術及仿真模擬工作的基礎技術，因此，在電子設計中，EDA得到了廣泛的應用。

1.EDA技術概述

在電子設計技術中以可編程邏輯器件在數(shù)字系統(tǒng)中的應用為電子設計工作帶來了極大的靈活性，可編程邏輯器件在軟件編程時重構器件的結構及工作方式，從而大大的提高了設計硬件的效率。PLD應用的結構原理、下載方式及集成規(guī)模等方面的具體的進步都在一定程度上推動了現(xiàn)代電子技術的革命的發(fā)展，它使得傳統(tǒng)的數(shù)字系統(tǒng)設計方法、設計理念及設計過程等都發(fā)生了改變。隨著PLD技術的不斷完善及計算機技術的快速發(fā)展，EDA技術開始在電子設計領域中發(fā)光發(fā)熱。EDA技術在計算機上的EDA工具軟件平成設計文件時利用硬件描述語言來進行系統(tǒng)邏輯描述。EDA技術實現(xiàn)了設計者利用硬件描述語言及電子設計自動化軟件等完成對系統(tǒng)硬件功能的設計工作，EDA技術可以自動的完成邏輯編譯、邏輯分割及布局布線等功能從而使電子線路系統(tǒng)功能全部實現(xiàn)。

2.EDA技術的現(xiàn)狀及發(fā)展

隨著半導體工藝技術的不斷發(fā)展，EDA技術也不斷地推動著電子設計技術的發(fā)展。IC設計產(chǎn)業(yè)在不斷高度發(fā)展的同時也面臨著巨大的挑戰(zhàn)，產(chǎn)品上市周期越來越短、成本越來越低等要求都迫使設計者在進行電子設計時選用更高效的EDA技術。設計者在設計的過程中必須全面的考慮問題，不僅要考慮硬件的物理特性對設計時序及功能可靠性等的影響，同時也要選用合適的設計術語及抽象形式等數(shù)據(jù)來描述設計。EDA技術不僅需要測試深驗證亞微米技術的物理效應的能力同時也需要提供抽象設計的能力。EDA技術的發(fā)展離不開計算機、電子系統(tǒng)設計及集成電路等，EDA技術的發(fā)展大致上可以分為計算機輔助階段、計算機輔助工程設計階段及電子設計自動化階段這三個階段。電子輔助階段主要是在計算機輔助的前提下進行的電路原理圖編輯，用PCB進行布線布局，從而使得設計師從傳統(tǒng)的繪圖工作中解放出來。計算機輔助工程設計階段主要是解決電路設計中的電路檢測等問題，CAE以邏輯模擬、故障仿真及定時分析等為核心，從而使得設計可以提前預知產(chǎn)品的相關性能及功能。電子設計自動化階段主要是通過高級描述語言、綜合技術及系統(tǒng)仿真等“自上而下”的完成設計前期的高層次設計。

3.EDA技術的要點分析

3.1硬件描述語言

硬件描述語言是一種進行電子系統(tǒng)硬件設計的計算機語言，它通過軟件編程來具體的描述電子系統(tǒng)中的電路結合、連接形式及邏輯功能等，硬件描述語言適應于設計大規(guī)模的電子系統(tǒng)。高速集成電路（VHDL）硬件描述語言于1985年美國國防部推出的目的是為了克服EDA產(chǎn)品不兼容問題，同時也可以進行多層次設計。IEEE以VHDL為硬件描述語言柄灘以覆蓋之前的硬件描述語言的各種功能。IEEE是一種全方位的硬件描述語言，包括系統(tǒng)行為級、邏輯門級及寄存器傳輸?shù)榷鄠€設計層次，同時也支持數(shù)據(jù)流、結構及行為等三種形式進行混合描述整個項目。VHDL硬件描述語言不僅移植性好，同時它的設計也方便了工藝間的轉換，而且VHDL使得設計人員的主要工作是進行實現(xiàn)與調試系統(tǒng)功能。

3.2ASIC設計

在集成電路的設計中加入ASIC芯片可以解決電子系統(tǒng)集成電路存在的功耗的、可靠性差及體積大等主要問題。隨著現(xiàn)代電子產(chǎn)品市場的門檻不斷提高，ASIC芯片分為全定制或半定制ASIC及可編程，因此在設計ASIC芯片時應該盡可能的是芯片獲得最優(yōu)的性能，從而達到高利用率、高速度及低耗能的目標。

4.EDA技術在電子設計流程

EDA技術是系統(tǒng)級的設計方法，是一種層次相對較高的電子設計方式，EDA技術以概念為驅動從而使電子設計工作者在設計時無需利用門級原理圖，電子設計工作者在確定設計目標之后就可以用EDA技術來表述電路，這樣不僅可以減少電路細節(jié)的約束及限制，同時也可以使設計者的設計更具創(chuàng)造性。EDA系統(tǒng)在電子設計人員將概念構思及高層次的描述輸入計算機之后在系統(tǒng)規(guī)則下完成對電子產(chǎn)品的設計。EDA技術的電子設計工作流程大致包括系統(tǒng)劃分、代碼級功能仿真、VHDL代碼或圖形的輸入、送配前時序仿真及ASIC實現(xiàn)部分。首先，電子設計借助文本或者圖形編輯器呈現(xiàn)出設計描述，也就是實現(xiàn)設計表述。其次，電子設計借助編譯器對設計進行錯排編譯，即輸入HDL程序。然后，設計人員需要溝通軟件和硬件設計，以便實施功能仿真，即綜合。最后，在確認仿真設計無誤時，通過FPGA或CPLD完成邏輯映射操作，即編程下載，系統(tǒng)級設計完成。

5.EDA技術的應用

EDA技術在電子工程設計中扮演著非常重要的角色，它的作用體現(xiàn)在不同的方面。首先，電子自動化技術可以驗證電路設計方案的正確性，在進行電子設計時，待設計方案確定之后，會利用結構模擬或者系統(tǒng)仿真等方式來驗證設計方案的正確性，在驗證過程中系統(tǒng)中的各個環(huán)節(jié)的傳遞函數(shù)確定之后設計方案便可以實現(xiàn)。這種系統(tǒng)仿真技術推廣到非電子專業(yè)的系統(tǒng)設計也會得到充分的發(fā)展。EDA技術在系統(tǒng)進行仿真之后的電路結構進行模擬分析，從而使得電路設計方案的可行性及正確性得到充分的保障。其次，電子自動化字數(shù)也可以對電路特性進行優(yōu)化設計。電路的穩(wěn)定性能受到元器件容差及工作環(huán)境溫度等的影響。在傳統(tǒng)設計過程中難以對電路的整體進行優(yōu)化設計，也無法全面的分析電路穩(wěn)定性的影響因素。EDA技術中的溫度分析及統(tǒng)計分析等功能的應用則可以全面的分析電路特性影響因素，從而對電路特性進行整體的優(yōu)化設計。最后，電子自動化技術也可以實現(xiàn)電路特性的全功能模擬測試。

6.以EDA技術為基礎電子設計的注意事項

在利用EDA技術進行電子設計時，首先應充分的考慮電子電路延時的不確定性，以及在系統(tǒng)進行自動編譯時會被冗余的電路簡化，因此，在應用EDA技術時，應注意采用的反向器個數(shù)避為偶數(shù)，同時以并聯(lián)的方式將反向器連接成延時電路。其次，在設計過程中輸入的引腳不能處于置空狀態(tài)，要保證有信號源來驅動引腳，及保持部分不用的引腳保持接地，同時，器件的電源應始終與地線引腳保持相連，彼此之間可以進行濾波及去耦。最后，在設計中藥避免器件過于發(fā)熱。

結束語：

我國經(jīng)濟的進步帶動著我國科學技術的不斷發(fā)展，從而也使得了電子產(chǎn)品得到了飛速的發(fā)展。在現(xiàn)階段的電子設計中，EDA技術是電子設計過程中的核心技術，是電子產(chǎn)品研制開發(fā)的源動力。隨著EDA技術的不斷深入發(fā)展，EDA技術將引發(fā)電子產(chǎn)業(yè)界及電子設計領域的技術革命變革，EDA技術的不斷完善使得電子設計的水平在不斷的提升。為了使電子系統(tǒng)朝著集成化及規(guī)?；确较虻陌l(fā)展，電子設計工程師應該充分的掌握EDA技術，以便開發(fā)出更多的高性能電子產(chǎn)品。

參考文獻

[1]潘松.電子設計自動化（EDA）技術及其應用（一）[J].電子與自動化，2000，01：51-54.

[2]魏娜，王慧瑩.EDA技術在電子設計中的應用[J].黑龍江科學，2014，03：267.

[3]朱金明，黃理瑞.淺析電子設計中EDA技術的應用[J].數(shù)字技術與應用，2014，07：106.